这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言

本程序是和DE2/3/4开发板配套的摄像头的驱动程序，

基于VHDL和DE2开发板的数字钟代码，数电课设大作业，完全可以直接用，连PINS都设定好了呦亲~~

Altera DE2_ControlPanel_v2.0.3.zip DE2-35开发板的控制面板程序，可以用来测试开发板各个功能是否正常，在Win7 64bit系统中测试正常。

基于DE2开发板，视频图像显示设计源代基于DE2开发板，视频图像显示设计源代码，代码调试成功码，代码调试成功

Altera DE2开发板自带的代码，非DEBUG模式程序下完了原来的代码就没了，需要的同学下载一下吧

基于FPGA的数字频率计介绍: 数字频率计是一种基本的测量仪器，是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，它被广泛应用与航天、电子、测控等领域。 它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用液晶显示器显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为四个模块来实现其功能，即整个数字频率计系统分为分频模块、计数模块、锁存器模块和显示模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。 而且，本设计方案还要求，被测输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。本文详细论述了利用VHDL硬件描述语言设计，并在EDA（电子设计自动化）工具的帮助下，用大规模可编程器件（CPLD）实现数字频率计的设计原理及相关程序。特点是:无论底层还是顶层文件均用VerilogHDL语言编写，避免了用电路图设计时所引起的毛刺现象；改变了以往数字电路小规模多器件组合的设计方法。 整个频率计设计在一块CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。该设计方案对其中部分元件进行编程，实现了闸门控制信号、多路选择电路、计数电路、位选电路、段选电路等。 附件内容截图:

rt altera的de2开发平台管脚说明文件

基于DE2开发板的VGA显示模块，仅供大家参考-DE2 development board

基于FPGA的频率计，使用DE2开发板，编程语言使用的是VHDL。它达到的效果是在DE2板上用数码管显示270。因为DE2板上有一个27M的晶振，我用它做信号源，这样就不用再外接信号了。但27M数码管位数不够用，所以我将它分频之后显示。