之前有四篇博客，详解阐述了通过AXI总线对DDR3读写测试的步骤以及相关原理，鉴于很对偶人可能会需要工程文件，这里在此进行上传，如有需要自行下载。
2023-05-09 21:36:31
33.14MB
1
A7101 7102 DDR3官方自带例程 教程里面有实验原理 硬件介绍 IP配置 并能下板进行仿真测试
2023-02-01 19:36:30
2.8MB
1
DDR SDRAM 全称为Double Data Rate SDRAM
原有的SDRAM 的基础上改进而来。也正因为如此，
对手RDRAM，成为当今的主流。本文只着重讲
称SDR SDRAM）的不同。
2022-10-27 14:01:08
3.66MB
1
近期学习使用Verilog编写DDR3接口的读写测试，在编写过程中遇到许多问题，最终还是功夫不负，实现了DDR3数据写入和数据读取功能。这是完整的工程文件，可以直接进行仿真测试。
2021-08-20 01:15:07
32.71MB
1
自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay模块的使用方法，仅供参考。
2019-12-26 03:03:33
69.07MB
1
提供AX7101和7102 官方DDR3读写测试仿真例程实验指导，内含代码，包括IP核配置，管脚约束文件等，讲解详细，已下板测试成功，适合DDR3初学者了解和深入学习。
2019-12-21 20:52:07
89.07MB
1