第25章 电机控制PWM 25.1 简介 电机控制 PWM（MCPWM）非常适用于三相交流 AC 和直流 DC 电机控制应用，但它还可 以用于其它需要通用定时、捕获和比较的应用中。 25.2 概述 MCPWM 含有 3 个独立的通道，每个通道包括：  1 个 32 位定时器/计数器（TC）；  1 个 32 位界限寄存器（LIM）；  1 个 32 匹配寄存器（MAT）；  1 个 10 位死区时间寄存器（DT）和相应的 10 位死区时间计数器；  1 个 32 位捕获寄存器；  2 个极性相反的已调整的输出（MCOA 和 MCOB）；  1 个周期中断、1 个脉宽中断和 1 个捕获中断。 输入引脚 MCI0-2 可触发 TC 捕获或使通道的计数值加 1。全局异常中断输入可强制所有通 道进入“有效”状态并产生一个中断。 25.3 引脚描述 表 25.1所示为MCPWM的引脚。 表 25.1 引脚汇总 引脚 类型 描述 MC0A0-2 O 通道 0-2，输出 A MC0B0-2 O 通道 0-2，输出 B MCABORT I 低电平有效的快速中止 MCFB0-2 I 输入 0-2 1

至死区时间计数器到达 0。在死区时间内，MCOA和MCOB输出电平都无效。图 25.4所示为带 死区时间的边沿对齐模式的操作，图 25.5所示为带死区时间的中心对齐模式的操作。 图 25.4 带死区时间的边沿对齐 PWM 的波形，POLA=0 15

《现场总线CAN原理与应用技术》是一本深入探讨CAN（Controller Area Network）技术的专业教材，由饶运涛、邹继军和郑勇芸三位专家共同撰写。CAN总线是工业自动化领域广泛应用的一种通信协议，尤其在汽车电子、楼宇自动化、医疗设备等领域具有广泛的应用。以下将对CAN总线的基本原理、特性以及实际应用进行详细阐述。 1. CAN总线基本原理： CAN总线是一种多主站的串行通信网络，采用两线制差分信号传输，能有效抵抗电磁干扰。其核心是CAN控制器和物理层，CAN控制器负责数据帧的生成和解析，物理层则处理信号的传输和接收。CAN数据帧包含标识符（ID）、数据长度码（DLC）和数据字段等，通过仲裁机制确保了优先级较高的消息优先传输。 2. CAN总线特性： - 高可靠性：CAN总线采用错误检测和恢复机制，包括错误标志、错误帧、错误界定符等，能有效识别并处理通信错误。 - 高效通信：CAN总线的仲裁机制基于ID的优先级，无需时钟同步，能快速处理多个节点同时发送的数据。 - 灵活扩展：CAN网络可以连接多个节点，支持分布式控制系统，且易于扩展或缩减节点数量。 - 低功耗和低成本：CAN收发器设计简单，硬件成本相对较低，适合嵌入式系统应用。 3. CAN总线应用技术： - 汽车电子：在现代汽车中，CAN总线用于发动机管理、制动系统、安全气囊、车身控制模块等多个子系统的通信。 - 工业自动化：在生产线、机器人控制、传感器和执行器间通信等方面，CAN总线提供高效、可靠的通信解决方案。 - 建筑自动化：楼宇管理系统中，CAN总线用于空调控制、照明控制、安防监控等设备的集成。 - 医疗设备：医疗设备如心电监护仪、呼吸机等，通过CAN总线实现设备间的互联互通和数据共享。 4. CAN总线标准： - ISO 11898：定义了CAN的物理层和数据链路层，分为ISO 11898-1（物理层）和ISO 11898-2（数据链路层）。 - ISO 11519：针对车载应用的CAN总线接口标准。 - CiA DS 301：CANopen是基于CAN的开放网络协议，定义了应用层和服务数据对象。 5. CAN总线与其他通信协议比较： CAN总线与RS-485、LIN（Local Interconnect Network）等协议相比，具备更高的通信效率和可靠性，但RS-485在长距离通信和成本上可能更具优势，而LIN则适用于低端系统。 6. CAN FD（CAN Flexible Data-Rate）： 为应对更高数据传输速率的需求，CAN总线发展出CAN FD，增加了数据段的长度，提高了传输速率，同时保持了CAN总线的兼容性和可靠性。 《现场总线CAN原理与应用技术》这本书详细介绍了CAN总线的基础理论、通信机制、应用实例和最新进展，是学习和掌握CAN总线技术的重要参考资料。通过阅读本书，读者能够深入了解CAN总线的工作原理，并将其应用于实际项目中，提升系统的设计和集成能力。

MOST总线 附件-宝马总线节点简称说明

13.1 命令格式 命令条目由命令关键字以及与该命令关联的任何参数或参数组成。 某些命令还需要指定命令 对象的标识符。 • KCL命令关键字是动作词，例如LOAD，EDIT和RUN。 命令参数或参数有助于定义关键 字应该作用于哪个对象。 • 许多KCL命令都有与之关联的默认参数。 对于这些命令，您只需输入关键字，系统将提 供默认参数。 • KCL支持使用星号（*）作为通配符，允许您将一组对象指定为以下KCL命令的命令参 数： - COPY - DELETE FILE - DIRECTORY • KCL标识符遵循与KAREL编程语言中的标识符相同的规则。 • KCL支持KAREL编程语言支持的所有数据类型。 因此，您可以在KCL中创建和设置变 量。 另请参阅：第2章语言元素和第9章文件系统， 13.1.1 默认程序 将程序名称设置为程序名称参数和文件名参数的缺省值，可以在不键入名称的情况下发出 KCL命令。 可以通过执行以下操作之一来设置KCL默认程序： • 使用 SET DEFAULT KCL 命令 • 在 CRT / KB 的 SELECT 菜单中选择程序名称 13–2 ★★★ YD工控修改学习 ★★★ ★★★ YD工控修改学习 ★★★

### 基于LabVIEW的429总线收发系统的设计 #### 摘要与背景 近年来，随着数字技术的快速发展以及微型电子计算机的普及应用，越来越多的航空电子设备开始采用数字化技术，这使得数字传输成为了信息传输的主要方式之一。在此背景下，ARINC 429总线作为一种广泛应用于航空电子系统的数据信息传输标准，其研究与发展显得尤为重要。ARINC 429（Aeronautical Radio Inc. Committee 429）是由航空无线电公司制定的一种用于航空电子设备间通信的标准。 #### ARINC 429总线简介 ARINC 429总线是一种专为航空电子系统通信而设计的航空工业标准。它详细规划了航空电子系统中各个电子设备之间以及电子设备和系统之间的通讯方式，并定义了电气特性、传输数据特性和通讯协议。该总线采用双绞线进行数据传输，具有很强的抗干扰能力。数据传输采用双极回零调制方式，每个数据字由32位组成，被分为5个字段：标志码、源目的地识别码、数据区、符合状态码、奇偶校验码。发送出去的脉冲有三个电平：高电平、零电平、低电平，其中高电平代表逻辑1，低电平代表逻辑0，零电平作为自身的时钟脉冲。字与字之间以一定的间隔（通常为8位）分开，此间隔作为字同步。 #### 系统硬件设计 本设计的系统硬件主要包括三大部分：工控机、PCI-6733数字I/O卡和调理板。 - **工控机**：提供硬件接口和软件设计环境。 - **PCI-6733数字I/O卡**：由美国国家仪器公司设计，是一种可重新配置的数字I/O卡，可以生成ARINC 429总线所需的控制和数据信号。 - **调理板**：提供接收和发送所需的外围电路，主要包括总线驱动电路、接收发送电路、时钟电路和电平转换电路。 #### PCI-6733数字I/O卡 PCI-6733数字I/O卡是设计中非常关键的一部分，其具备以下特点： - 内含可重新配置的FPGA芯片。 - 配备嵌入式CPU。 - 提供64条可配置的数字线，支持输入、输出、计时器等功能。 - 支持完全控制所有信号和操作的同步和定时。 - 可以定制板载逻辑，将数字线配置为输入、输出、计数器/定时器等。 #### 系统调理板 系统调理板的设计对于实现ARINC 429数据的接收和发送至关重要，主要包括以下几个电路： - **总线驱动电路**：实现PCI-6733卡输出的TTL电平与接收发送电路的ARINC 429电平之间的转换。 - **接收发送电路**：利用专用芯片实现ARINC 429数据的接收和发送。 - **时钟电路**：为接收发送电路提供必要的基准时钟。 - **电平转换电路**：实现不同电平之间的转换，确保信号传输的一致性。 #### 软件设计 软件设计部分主要基于LabVIEW平台完成，LabVIEW是一种图形化的编程语言，提供了丰富的函数库和工具，使得编程更加简便高效。本设计采用LabVIEW中的VI（Virtual Instrument）模块来实现软件功能，主要使用了顺序结构、控件、延迟控件等。 - **发送时序**：系统上电后，首先进行复位操作并初始化控制信号，然后利用控制字选通信号对PCI-6733卡写入控制字，设置数据传输率、校验方式等参数。 - **接收时序**：接收时，系统同样需要进行初始化，然后根据接收到的数据字进行相应的处理。 #### 实验验证与结论 为了验证设计的可行性和有效性，进行了详细的实验测试。实验结果表明，该基于LabVIEW的ARINC 429总线收发系统具有良好的性能稳定性、操作便捷性和易于维护等特点，在工业控制领域具有广泛的应用前景。 基于LabVIEW的ARINC 429总线收发系统的设计，不仅满足了航空电子设备中数据传输的需求，而且通过软硬件的优化设计，大大提高了系统的可靠性和实用性，为后续相关领域的研究奠定了坚实的基础。

CAN（Controller Area Network）总线是一种高性能、高可靠性的串行通信协议，广泛应用于汽车电子、工业自动化、楼宇自动化等领域。在CAN总线系统中，SJA1000和PCA82C250是两个重要的组成部分，它们共同协作以实现数据的高效传输。 SJA1000是一款高速CAN控制器，由飞利浦（现恩智浦半导体）公司开发，它符合ISO 11898标准。这款芯片提供了完整的CAN协议栈，能够处理CAN协议的物理层和数据链路层功能。SJA1000具有以下关键特性： 1. **高速CAN接口**：支持最高1Mbps的数据传输速率。 2. **灵活的仲裁机制**：遵循CAN的非破坏性仲裁原则，确保在多节点网络中有效避免冲突。 3. **错误检测与管理**：内置错误检测电路，包括位错误、帧错误等，以确保数据的正确性。 4. **多种工作模式**：如正常运行模式、暂停模式、睡眠模式等，适应不同应用需求。 5. **丰富的中断功能**：可设置多个中断源，便于实时响应网络事件。 6. **兼容性强**：可以通过SPI或并行接口与微控制器连接，适配各种MCU平台。 PCA82C250则是CAN总线收发器，它在物理层上起着关键作用。主要功能包括： 1. **电平转换**：将微控制器的TTL/CMOS电平转换为CAN总线的差分信号，增强抗干扰能力。 2. **保护功能**：内置过压和过流保护，防止总线异常导致的硬件损坏。 3. **隔离**：提供电气隔离，减少噪声干扰，提高系统稳定性。 4. **高共模范围**：支持较大的共模电压范围，适应不同的总线条件。 5. **低功耗设计**：适合电池供电或节能应用。 6. **故障指示**：通过故障标志引脚提供故障状态信息，便于系统故障排查。 SJA1000和PCA82C250的配合使用流程如下： 1. 微控制器通过SPI或并行接口向SJA1000发送数据。 2. SJA1000处理数据，并进行错误检测和仲裁。 3. SJA1000将处理后的数据发送给PCA82C250，进行电平转换。 4. PCA82C250将差分信号传输到CAN总线上，同时接收来自总线的信号。 5. 接收到的信号经过PCA82C250转换后，再传回SJA1000进行解码和错误检查。 6. SJA1000将接收到的数据转发给微控制器，完成一次通信过程。 在实际应用中，理解这两款芯片的工作原理和配置方式至关重要。通过阅读"SJA1000中文资料.pdf"和"PCA82C250中文资料.pdf"，你可以深入了解它们的内部结构、操作指令、引脚定义以及应用示例，从而更好地在你的项目中集成和利用CAN总线技术。

AMBA（Advanced Microcontroller Bus Architecture，高级微控制器总线架构）是由ARM公司开发的一种开放标准的片上系统（SoC）互连规范，用于连接处理器、内存和其他外设。AMBA总线协议提供了多种高性能、低延迟的接口，使得芯片内部的组件能够有效地通信。 在AMBA总线协议中，AXI（Advanced eXtensible Interface）是一种广泛使用的高性能、低开销的接口，设计用于满足现代SoC的高速数据传输需求。AXI协议分为多个版本，包括AXI2、AXI3、和AXI4，每个版本都在前一个版本的基础上进行优化和扩展，以适应更复杂的设计需求。 1. AXI2.0：这是AXI协议的一个早期版本，引入了分离的读写通道，提高了总线带宽。AXI2包含了事务层，允许数据传输独立于地址和控制信号，提高了系统吞吐量。此外，它还支持突发传输，允许连续的数据块一次传输，减少了总线利用率。 2. AXI3.0：在AXI2的基础上，AXI3增强了对中断和错误处理的支持，增加了数据宽度的灵活性，可以支持更宽的总线，从而提高数据传输速率。此外，AXI3还引入了流接口，适用于连续数据流的传输，如视频或音频处理。 3. AXI4.0：最新的AXI版本，进一步增强了协议的灵活性和效率。AXI4引入了写响应通道，确保了写操作的顺序正确性，避免了数据冲突。此外，它还去除了AXI3中的预读取信号，简化了实现，同时保留了高带宽和低延迟的特点。 AHB（Advanced High-performance Bus）是AMBA家族中的另一个接口标准，主要针对中等性能的应用。相对于AXI，AHB通常具有更低的开销，但带宽和性能略逊一筹。AHB适用于那些对成本敏感且不需要极高性能的场合，例如嵌入式系统中的外围设备接口。 "AMBAaxi.pdf"和"AMBA_SPEC_Rev2.pdf"可能是AMBA AXI协议的详细规格文档，涵盖了AXI接口的工作原理、信号定义、事务处理流程、错误处理机制以及如何实现和集成到SoC设计中的指导。这些文档对于理解AMBA总线协议及其应用至关重要，是系统设计者和硬件工程师的重要参考资料。 AMBA总线协议通过提供标准化的接口，促进了不同组件之间的互操作性，加速了SoC设计的开发进程，降低了设计复杂性和成本。AXI协议作为其核心部分，以其高性能和灵活性，成为了现代SoC设计中的主流选择。

内容概要：本文详细介绍了利用OV5640摄像头进行图像采集并通过HDMI显示的技术实现过程。具体步骤包括使用Verilog代码配置摄像头、将图像数据通过AXI4总线传输至DDR3内存以及从DDR3读取数据并在HDMI显示器上呈现。文中还探讨了关键模块如FIFO缓存、AXI总线控制器状态机的设计细节，解决了诸如时钟分频、跨时钟域数据传输等问题。此外，文章提到了双缓冲机制的应用以避免图像撕裂现象，并讨论了DDR3延迟导致的问题及其解决方案。 适合人群：熟悉FPGA开发和Verilog编程的硬件工程师，尤其是对图像处理感兴趣的开发者。 使用场景及目标：适用于需要深入了解图像采集与显示系统的硬件工程师，旨在掌握OV5640摄像头与Xilinx FPGA配合使用的完整流程和技术要点。 其他说明：文章不仅提供了详细的代码片段，还分享了作者的实际经验，如遇到的具体问题及解决方法，有助于读者更好地理解和实践相关技术。

内容概要：本文详细介绍了基于Xilinx 7系列FPGA的图像采集与显示系统的实现过程。系统采用OV5640摄像头进行图像采集，通过I2C配置摄像头的工作模式，将RGB565格式的图像数据经由AXI4总线传输并存储到DDR3内存中，最后通过HDMI接口输出到显示器。文中涵盖了各个模块的具体实现，如I2C配置、AXI4总线写操作、DDR3突发传输、HDMI时序生成以及跨时钟域处理等关键技术点。同时，作者分享了调试过程中遇到的问题及其解决方案，确保系统的稳定性和高效性。 适合人群：具备一定FPGA开发经验的硬件工程师和技术爱好者。 使用场景及目标：适用于嵌入式系统开发、图像处理、机器视觉等领域，旨在帮助读者理解和掌握基于FPGA的图像采集与显示系统的完整实现过程。 其他说明：文中提供了详细的Verilog代码片段和调试建议，有助于读者快速上手并在实践中解决问题。此外，还提到了一些常见的错误及优化方法，如跨时钟域处理、DDR3读写仲裁、HDMI时钟生成等。