包括两个部分第一部分是基于verilog的多周期cpu代码,第二部分是cpu运行时的流程与各个部件均以图的形式表示出来,也就是是我实验报告中的截图,清晰形象。
2021-12-03 20:57:16 743KB verilog 多周期cpu 设计图 流程图
1
riscv32位整数计算流水线CPU,实现设计图
2021-04-29 01:40:43 49KB risc-v 流水线CPU CPU设计图
1