ISERDESE3没有bitslip功能了，需要用逻辑实现。 UltraScale器件中的I/O逻辑是指位于专用的I/O处理组件在I/O缓冲区和一般互连之间。这个I/O逻辑在UltraScale中是不同的。与以前的系列（如7系列和Virtex-6 fpga）相比，UltraScale器件中的I/O逻辑设置提供更快的I/O处理，更好的抖动规格，还有更多的功能。但是，它忽略了以前器件系列的I/O逻辑中可用的一些功能。       位滑（bitslip）是一个在UltraScale器件I/O逻辑中原生不可用的功能。这个应用程序注描述了在一般互连中实现的位滑解决方案，可用于超规模的设备组件以及以前的设备架构。       参考设计实现了位滑函数，并扩展了几个额外的基本功能选项。使用基本的 UltraScale 器件 BITSLICE I/O 原语被称为“本机模式（native mode）”，而使用具有“组件模式（component mode）”原语的 UltraScale 器件 I/O 来模仿以前设备系列的 I/O 逻辑功能。       位滑函数在以前的器件系列的每个ISERDES中都是本地可用的，它作用于串行输入流。       在UltraScale器件中，ISERDES等效（组件模式）或 本机RX_BITSLICE函数没有实现Bitslip功能。       本应用说明描述了以前的设备系列中原生支持的Bitslip功能，以及如何在UltraScale设备中实现等效的Bitslip。 讲解文章：https://blog.csdn.net/weixin_46423500/article/details/147950759

Spartan6 FPGA的serdes模块里有一个BITSLIP功能，用于对齐串行数据，但官方手册里对这个功能介绍很少，大多数人都不知道怎么用。这个文档是国外论坛一个大牛的分析介绍，配合时序图详细介绍了BITSLIP的用法，看完茅塞顿开！！