基于verilog编程实现的2048点FFT实现不使用IP核，

FFT,128,256,512,1024点均可以

FPGA的1024点的FFT算法程序，经过调试，程序移植性强。

C语言编写的1024点的FFT，以前做国赛的时候自己写的，分享出来大家一起用吧，里面写了基本的用法，有编程基础的人很快就看懂了，使用查表法做的，内存占用也做了极大优化，目前在STM32上，72M的计算速度为200-300ms,因为用的是1024点全局变量，所以在计算的时候会用到 8 * 1024 B = 8.192k 的内存，建议单片机 RAM 至少在 10 k以上，以免导致程序无法运行，因为点数比较大，内存占用较多，所以建议选用STM32这种运行速度较快的单片机

IEEE 802.16b PHY（Physical Layer）研究小组在不同的接入方式（OFDM/OFDMA）下，分别为系统选择了几种不同点数的FFT,现在公认的观点是这种选择还可以改进。物理层基于OFDM（Orthogonal Frequency-Division Multiple）调制，支持TDMA和OFDMA（OFDM ACCESS）。 　　OFDM是一种多载波传输技术，N个子载波把整个信道分割成N个子信道，N个子信道并行传输信息。OFDM系统有许多非常引人注目的优点。第一，OFDM具有非常高的频谱利用率。普通的FDM系统为了分离开各子信道的信号，需要在相邻的信道间设置一定的保护间隔

基3的27点fft算法和蝶形图.docx

DFT 在 DSP 中发挥着重要作用，并被广泛用于相关和频谱分析等各种应用。 了解其计算中的量化误差是其设计的一个重要方面，无论是用于 s/w 还是 h/w 实现。 N 个点的复数 DFT 有 N 个复数（4N 个实数）乘法。 在 DFT 的定点实现中，每个乘法都会引入一个量化误差（所有的误差相互不相关，也与输入序列不相关）。 FFT 提供了一种计算 DFT 的有效方法。 即使 FFT 的乘法次数明显减少，量化误差也不会相应减少。 每个蝶形运算（忽略一些微不足道的 +/-1 乘法）都涉及一个复杂的（四个实数）乘法。 每个蝶形中引入的量化误差通过 N/2 级传播。 分析 FFT 中与量化相关的噪声影响是一项挑战。 由于 FFT 算法由阶段序列组成，因此每个阶段可以有不同的缩放策略。 附加的模型显示了如何在 FFT 的每个阶段更改定点数值类型和 fimath（作为嵌入式 MATLAB 脚

此代码为8点的fft，用verilog编写，quartus18.1编程，代码简洁明了，主要是用乘法器和加法器编写，一看就懂，并且还可以用moelsim仿真。

文中针对正 EE802.16eOFDMA系统中FFT可变点数的系统要求，对基于FPGA的可 变点FFT处理器的实现进行了研究，内容涉及算法的研究、FFT处理器结构的设计、系统 仿真等方面

1024fftverilog代码 1024点FFT快速傅立叶变换.zip