cic滤波器 的VHDL程序，完全的VHDL语言描述的5级级联CIC滤波器。可以取各种抽取倍数（num），当不使用时可以被旁路（bypass），时钟使能（clk_en）.抽取后的计算量小（flag）。
2019-12-21 19:34:12
3KB
1