做的比较好 也是自己课设的题目 希望给大家一个参考

24秒计时器 VHDL entity timer is port( clk : in std_logic; rst : in std_logic; pause : in std_logic; hit : in std_logic; sec1 : out std_logic_vector(5 downto 0); sec2 : out std_logic_vector(7 downto 0); sec1_pause : out std_logic_vector(5 downto 0); sec2_pause : out std_logic_vector(7 downto 0) ); end timer;

数电课程设计-篮球12分24秒计时器.pdf

篮球比赛24秒计时器设计报告.pdf

Multisim14.0篮球24秒计时器，功能齐全，有暂停，连续，置零，灭灯，复位，声光报警等功能

24秒计时器

篮球用24秒计时器设计电路,PROTENS设计的完成图纸，可以直接运行

篮球24秒计时器设计与仿真 篮球24秒计时器设计与仿真

一、设计内容和要求 （1）具有24秒计时功能。 （2）设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。 （3）在直接清零时，要求数码显示器灭灯。 （4）计时器为24秒递减时, 计时间隔为1秒。 （5）计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号。

该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。 里面为整个文件夹，解压之后可在Quartus13.0上直接运行。