实现了一个时钟计数器。h、min、sec和pm的输出为12小时制,AM时,pm输出为0,PM时,pm输出为1。load和init_*等信号用于加载时钟状态。12小时制显式时,小时的范围为1~12。
2022-02-14 09:48:30 67KB Clock FPGA SystemVerilog 12小时制
1
基于FPGA用VHDL语言设计的12小时制时钟,具有清零暂停功能
2021-06-22 14:35:57 1.01MB FPGA VGDL 12小时制时钟
1