只为小站
首页
域名查询
文件下载
登录
在FPGA上使用SystemVerilog实现
12小时制时钟
(可实现24小时制)
实现了一个时钟计数器。h、min、sec和pm的输出为12小时制,AM时,pm输出为0,PM时,pm输出为1。load和init_*等信号用于加载时钟状态。12小时制显式时,小时的范围为1~12。
2022-02-14 09:48:30
67KB
Clock
FPGA
SystemVerilog
12小时制
1
基于FPGA用VHDL语言设计的
12小时制时钟
基于FPGA用VHDL语言设计的
12小时制时钟
,具有清零暂停功能
2021-06-22 14:35:57
1.01MB
FPGA
VGDL
12小时制时钟
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
EasyMedia-ui.zip
基于yolov4-keras的抽烟检测(源码+数据集)
基于Python网络爬虫毕业论文.doc
多机器人编队及避障仿真算法.zip
python实现的学生信息管理系统—GUI界面版
基于matlab的车牌识别系统设计
DBSCAN算法Matlab实现
2021华为芯片研发岗位笔试题
数字图像处理[冈萨雷斯]
故障诊断数据集及实现代码
基于LSTM模型的股票预测模型_python
CNN卷积神经网络Matlab实现
芯片验证漫游指南以及源代码.zip
韦来生《数理统计》课后习题与答案
东南大学英语技术写作慕课所有答案
最新下载
RAD studio 12 patch
sp网络验证登录界面.e
GroundMotionClassifier:使用机器学习区分地震波和爆炸波的项目
ColorUI-小程序原生高颜值组件库--ColorUI组件库.zip
HTU21D中文手册.pdf
施乐 DP CP115W CP116W CP118W CP119W CM115W CM118W 维修手册.pdf
MFC对话框输入大圆小圆半径,在单文档中绘制40等分圆(C++)
MFC(C++)使用SetPixel和LineTo函数绘制直线
空当接龙 Freecell 全屏 满屏 最大化 大窗口大图标大字体-5
SiCore.zip 含已分析的 idb 文件下载
其他资源
PDF格式标准1.3~1.7完整
数字电子课程设计--四花样彩灯控制器
HDF Explorer绿色版
8PSK理论误码率及误比特率
sxpy方法进行样本集划分
液晶数码管字体汇总(共22款)
psk调制解调simulink仿真costas方案
SLEP工具包
蚁群算法源代码 C++版
LDC1000 STM32
ucosiii OSInit()函数简略解析
Qt下的通讯协议
bios头文件
javaDB驱动
影视后期 AE工程 源文件
循环平稳信号
TSL2561光强传感器程序
赋值语句的翻译程序设计(递归下降法、输出四元式)
柔顺机构手册
基于SSH框架的在线学堂(分前后台)
labview gps读取