只为小站
首页
域名查询
文件下载
登录
在FPGA上使用SystemVerilog实现
12小时制时钟
(可实现24小时制)
实现了一个时钟计数器。h、min、sec和pm的输出为12小时制,AM时,pm输出为0,PM时,pm输出为1。load和init_*等信号用于加载时钟状态。12小时制显式时,小时的范围为1~12。
2022-02-14 09:48:30
67KB
Clock
FPGA
SystemVerilog
12小时制
1
基于FPGA用VHDL语言设计的
12小时制时钟
基于FPGA用VHDL语言设计的
12小时制时钟
,具有清零暂停功能
2021-06-22 14:35:57
1.01MB
FPGA
VGDL
12小时制时钟
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
王万良-人工智能导论(第五版)课件
中国地面气象站观测数据2000-2021
全国河流水文站坐标.xls
2019和2021年华为单板通用硬件笔试题及答案
MATLAB之LSTM预测
Keil5安装包
西安问题电缆-工程伦理案例分析.zip
超大规模集成电路先进光刻理论与应用.pdf
多目标微粒子群算法MOPSO MATLAB代码
计算机专业实习日记+实习周记+实习总结
copula程序及算法.zip
云视通端口扫描器.rar
2020年数学建模B题(国二)论文.pdf
IBM.ILOG.CPLEX.Enterprise.Server.v12.10.0.Win64.rar CPLEX下载
Plex v7.12电视端app
最新下载
山东大学数据科学导论复习资料以及历年期末近4年真题回忆版
JavaScript高级程序设计第三版中文
Random Matrix Methods for Wireless Communications
如何减轻变频器通讯受到的干扰?
QGraphicsItem自定义图元,拖动绘制,拖动拉伸缩放图元
CSS新世界1
CSS世界 张鑫旭 2017.12 Pg328 8元1
舵机DS3115的组成和工作原理介绍
css 揭秘 ([希] 韦鲁) 中文pdf全彩版
极域电子教室管理系统软件V2.0 2022稳定版 支持Win11
其他资源
(武汉大学GPS作业)根据广播星历文件计算卫星位置
scrapy简单的多层页面爬取程序
Android运行时ART加载OAT文件的过程分析
IPA重签名工具一键去时间锁注入时间锁控制苹果企业证书签名IOS应用MAC版无需密码本地签名p12
利用OpenGL绘制一个简单场景:比如球体、正方体
system权限进程以user权限调用进程
基于PHP+MYSQL的学生成绩管理系统
南昌大学数据库实验报告
网络安全等级保护-等保2.0-等保三级测评:安全运维管理-测评表模板
基于Paillier密码系统的均值计算,用于加密域图像处理操作
jdk-8u91-windows-x64.zip
Head First设计模式官方源码
【ssm项目源码】人力资源管理系统.zip
C-plus-Java-Python-JavaScript中的算法:这是一个存储库,用于创建C语言中常用搜索,排序,插入,删除算法的精选列表-源码
最新 071 052 053
Extjs 4.11 重写 Panel 添加 click事件
3GPP协议 LTE物理层协议R14版,包含PFD版本和WORD版本
基于FPGA的图像边缘检测系统研究与设计
the art of scalability(架构即未来)英文版
波形发生器 VHDL