包括如下实验的verilog设计报告：实验 1 十六位超前进位加法器、实验二 十六位加减法器、实验三 十六位的乘法器、实验四 自动售货机设计。有设计思路、程序代码、测试代码和仿真波形结果。

采用4位超前进位加法器构成，用流水线结构实现，运行速度更快，已用quartus仿真，准确实现有符号位加法运算

本项目实现的是32位加法器，实现思路为连接4个8位加法器，已通过vivado Simulation。 使用语言：Verilog 使用软件：vivado 本项目包含： 1、vivado项目文件adder_32.xpr 2、readme.txt 3、vivado自动生成的文档(含设计代码和测试代码)

八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写

利用quartusII9.0编译仿真的一位加法器，适合新人学习参考，学习eda的同学可以拿来参考学习 ，自己参考设计，有利于加深理解

一个32位的进位选择加法器，基于门电路实现的

Quartus_II设计八位加法器.pdf

本成勋可以实现16位加法器 并且实现了层次化设计，有利于初学者学习fgpga，代码可靠易懂，是一个很好的参考程序

Word文档 自己编写的 完全按照研究生的论文格式 可是费了我好长时间 也是我们暑期实习的任务

1.7 配置定时执行任务功能 1.7.1 定时执行任务功能简介 通过配置定时执行任务功能可以让设备在指定时刻或延迟指定时间后，自动执行指定命令，使设备 能够在无人值守的情况下完成某些配置。该功能不但增强了设备的自动控制和管理能力，提高了易 用性，而且可以起到有效节能的作用。 1.7.2 配置定时执行任务 定时执行任务有两种类型：一次性执行方式和循环执行方式。两种方式都支持在同一任务中执行多 条命令。一次性执行的配置任务不能保存到配置文件，设备重启后该任务将取消。循环执行的配置 任务能保存到配置文件，等下次时间到达，任务将自动执行。 设置的时间点到达时，系统将在后台执行指定命令，不显示任何输出信息（log、trap、debug 等系 统信息除外）。当需要用户交互确认时，系统将自动输入“Y”或“Yes”；当需要用户交互输入字符 信息时，系统将自动输入缺省字符串，没有缺省字符串的将自动输入空字符串。 配置时需要注意的是： • 通过 command 指定的命令行必须是设备上可成功执行的命令行，不能包括 telnet、ftp、 ssh2 和 monitor process。由用户保证配置的正确性，否则，命令行不能自动被执行。 • 设备重启后，系统时间会恢复到出厂配置。请重新配置系统时间，或者配置 NTP 功能，保证 设备能够获得准确的时间，以便配置的定时执行任务能够在期望的时间点执行。NTP 的配置 请参见“网络管理和监控配置指导”中的“NTP”。 表1-8 配置定时执行任务（一次性执行） 操作 命令 说明 进入系统视图 system-view - 创建Job scheduler job job-name 缺省情况下，没有创建Job 为Job分配命令 command id command 缺省情况下，没有为Job分配命令 多次执行该命令可以为Job分配多条命令，命令的 执行顺序由id参数的大小决定，数值小的先执行 创建Schedule scheduler schedule schedule-name 缺省情况下，没有创建Schedule