龙芯主板硬件设计 第一部分 龙芯处理器硬件原理图设计................................................................... 1 一、龙芯 3A3000 硬件原理图设计.................................................................. 1 1.1、龙芯 3A3000 处理器简介................................................................. 1 1.2、龙芯 3A1000/1500/3000 处理器区别 .............................................. 3 1.3、龙芯 3A 处理器升级硬件改动......................................................... 4 1.4、龙芯 3A3000 处理器硬件设计......................................................... 5 1.5、龙芯 3A+龙芯 7A1000 方案 .......................................................... 13 二、龙芯 2K1000 硬件原理图设计................................................................ 22 2.1、龙芯 2K1000 处理器简介............................................................... 22 2.2、硬件总体设计.................................................................................. 23 2.3、龙芯 2K1000 相关接口及总线设计要点....................................... 27 第二部分、龙芯方案 PCB 设计............................................................................. 35 一、 PCB layout 常规建议............................................................................... 35 二、 Hyper Transport ........................................................................................ 36 三、内存布局布线（以 DDR3 为例） .......................................................... 38 四、常用总结及接口布局布线....................................................................... 46 4.1、 PCIE ................................................................................................. 46 4.2、 GMAC.............................................................................................. 47 4.3、 AUDIO（以 HDA 音频为例） ...................................................... 48 4.4、 USB .................................................................................................. 49 4.5、 SATA ................................................................................................ 50 4.6、 LAN ...........................................................

一、 设计目标 设计目的： 设计一个含有36条指令的MIPS单周期处理器，并能将指令准确的执行并烧写到试验箱上来验证 设计初衷 1、理解MIPS指令结构，理解MIPS指令集中常用指令的功能和编码，学会对这些指令进行归纳分类。 2、了解熟悉MIPS体系中的处理器结构 3、熟悉并掌握单周期处理器CPU的原理和设计 4、进一步加强Verilog语言进行电路设计的能力 二、实验设备 1、装有xilinx ISE的计算机一台 2、LS-CPU-EXB-002教学系统实验箱一台 三、实验任务 1.、学习 MIPS 指令集，深入理解常用指令的功能和编码，并进行归纳确定处理器各部件的控制码，比如使用何种 ALU 运算，是否写寄存器堆等。 2、单周期 CPU 是指一条指令的所有操作在一个时钟周期内执行完。设计中所有寄存器和存储器都是异步读同步写的，即读出数据不需要时钟控制，但写入数据需时钟控制。 故单周期 CPU 的运作即：在一个时钟周期内，根据 PC 值从指令 ROM 中读出相应的指令，将指令译码后从寄存器堆中读出需要的操作数，送往 ALU 模块，ALU 模块运算得到结果。 如果是 store 指令，则 ALU 运算结果为数据存储的地址，就向数据 RAM 发出写请求，在下一个时钟上升沿真正写入到数据存储器。 如果是 load 指令，则 ALU 运算结果为数据存储的地址，根据该值从数据存 RAM 中读出数据，送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。 如果非 load/store 操作，若有写寄存器堆的操作，则直接将 ALU 运算结果送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。 如果是分支跳转指令，则是需要将结果写入到 pc 寄存器中的。