为了达到高速数/模转换器(DAC)的性能，需要严格满足数字信号的时序要求。随着时钟频率的提高，数字接口的建立和保持时间成为系统设计人员需要重点关注的参数。本应用笔记对建立和保持时间进行详尽说明，因为这些参数与Maxim的高性能数据转换方案密切相关。
建立时间(tS)是相对于DAC时钟跳变，数据必须达到有效的逻辑电平的时间。保持时间(tH)则定义了器件捕获/采样数据后允许数据发生变化的时间。图1给出了相对于时钟上升沿的建立和保持时间。特定器件的时钟信号有效边沿可能是上升/下降沿，或由用户选择，例如MAX58?5 16位、500Msps、插值和调制双通道DAC，CMOS输入。
采用CM
2022-03-21 08:58:47
104KB
1
平台：stmcubemx，keil5，stm32f103RCT6，三片高速DAC芯片——AD5440（双通道）
功能：控制AD5440芯片，实现6通道的高速数模转换。
2022-01-07 12:51:01
137.33MB
1
TI高速模数转换器ADS807的参考电路PCB图，采样速率可以高达40M！与FPGA联合使用可以设计高速的数据采集卡！项目中的经验分享哈！
2021-04-06 23:42:49
518KB
1
高速数模转换器DAC904的原理图与PCB图，已经制作出来并调试通过！时钟频率工作在150M！很稳定！适合和FPGA配合做波形合成！
2021-03-19 13:12:01
280KB
1
高速数模转换器DAC904的原理图与PCB图，已经制作出来并调试通过！时钟频率工作在150M！很稳定！适合和FPGA配合做波形合成！
2020-01-15 03:02:23
283KB
1