LVDS/LVPECL/CML/HSTL高速接口互连

讲述了常规的高速接口的layout技巧

近期学习了 PCIe 均衡相关东西，查阅了不计其数的文档。得闲，整理一下，供个人随时查阅，亦供他人参考。PCIe 均衡系列文章分为 3 篇： 1. PCIe 均衡技术介绍（概要），简单介绍均衡的概念、信号补偿技术及均衡系数协商的过程，初步了解 PCIe 均衡可阅读此篇。 2. PCIe 均衡技术介绍（电气物理篇），从电气物理层面介绍均衡器相关技术细节及均衡参数测量评估方法，想要深究 PCIe 均衡底层原理可阅读此篇。 3. PCIe 均衡技术介绍（逻辑物理篇），从逻辑物理层面介绍均衡系数协商的过程及均衡相关的各项协议标准，想要深入学习 PCIe 均衡系数协商过程可参考此篇。 本文已包含 PCIe 2.5 GT/s、5 GT/s、16 GT/s、32 GT/s 相关均衡介绍，尚未整理 64 GT/s 相关均衡的介绍，也未整理接收端压力眼图测试部分。整理者技术水平及在本文上的精力投入有限，本文可想而知存在诸多纰漏，望读者朋友们看到后能够指出，感谢！

为了充分利用USB2.0的带宽，解决数据传输时存在的速度瓶颈问题，提出了一种基于CY7C68013A的USB2.0高速接口设计方法。采用CY7C68013A的SLAVE FIFO工作模式，芯片内部CPU不参与数据传输，FPGA设计的外部控制电路直接读写芯片内部FIFO，有效避免了内部CPU参与数据传输时带来的时间开销，从而提高了传输速度。

XILINX官方pg195_pcie资料中文版

【高速接口-RapidIO】系列文档1-6，非常全非常详细的文档，从原理到应用全部讲解，看完能够基本上手

PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由Xilinx公司的Virtex6 FPGA平台和PC机组成，为了实现PFGA与CPU之间的高速通信，开发了基于FPGA IPcore 的PCIe总线 DMA数据传输平台。通过硬件测试表明，该接口设计方案成本低，传输速率可以达到 15 Gb/s。

serdes的高速接口

PCI-Express（peripheral component interconnect express）是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。其中PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码子层（Physical Coding Sub-layer，PCS）之间的统一接口，旨在为提供一种统一的行业标准。

该文档使用ug476里给出的不同的N1、N2、M和D条件下，计算出SFP、GbE、SRIO、PCIE和CPRI的参考时钟