视窗 的Ubuntu OS X 与我们聊天 覆盖范围 待定 待定 关于 是针对基于LLVM的语言的自动化分析框架。 该版本支持LLVM 5.0。 执照 是根据经过修改的BSD许可证发行的。 有关详细信息,请参见 。 安装 cd seahorn ; mkdir build ; cd build cd seahorn ; mkdir build ; cd build (build目录也可以在源目录之外。) cmake -DCMAKE_INSTALL_PREFIX=run ../ (添加-GNinja以使用生成器代替默认生成器。可以使用-DCMAKE_BUILD_TYPE=设置构建类型(发布,调试)。) cmake --build . 建立依赖关系(Z3和LLVM) cmake --build . --target extra && cmake .. cmake --bu
2023-04-07 10:54:08 1.77MB llvm static-analysis verification model-checking
1
1、设计异步fifo读写控制,包括读空、写满模块设计,设计可变位宽与深度fifo存储单元。 2、基于UVM搭建验证平台,分别设计读与写agent,设计多个testcase验证设计功能。
2022-07-22 09:05:56 377KB 数字ic验证 UVM
1
Java对象验证框架 OVal
2022-06-06 14:02:27 4.94MB java 源码软件 开发语言
RISC-V正式验证框架 这项工作正在进行中。 随着项目的成熟,此处描述的界面可能会发生变化。 关于 riscv-formal是用于RISC-V处理器形式验证的框架。 它由以下组件组成: RISC-V ISA的与处理器无关的形式描述 框架支持的每个处理器的一组正式测试平台 的规范,必须由处理器内核实现才能与riscv-formal进行接口。 一些辅助证明和脚本,例如,证明ISA规范riscv-isa-sim的正确性。 有关PicoRV32处理器内核的绑定,请参阅 。 处理器内核通常会将RVFI实施为仅启用以进行验证的可选功能。 顺序等效检查可用于证明带有和不带有RVFI的处理器版本的等效性。 当前的重点是实现RISC-V RV32I和RV64I ISA的所有指令的正式模型,并针对RISC-V“ Spike” ISA模拟器中使用的模型对这些模型进行正式验证。 riscv-for
2021-10-19 17:18:03 279KB Verilog
1
java源码:Java对象验证框架 OVal.zip
2021-10-14 09:03:25 4.94MB java 源码 经典
欧美国家战斗机是实时分区操作系统,这个资源主要是其原版协议与我们在这个协议上搭建了一个测试该协议安全性能的架构平台,分享给那些在前线奋斗的可爱的人,个人建议协议第一卷简单看一遍,虽然有1000页英文,再看那个IMA配置文档,看完之后再去选择性看协议第二第三卷,这样可以省很多时间。悲催的我当时把那3000页都看了(项目需要),那个IMA文档在大多数人手里一文不值,但在有些人手里,可能置如烫金。
2021-10-01 11:19:20 5.48MB ARINC653 AE653 验证框架
1
perl脚本自动生成UVM验证框架
2021-03-19 09:04:53 270KB 数字芯片验证 UVM systemverilog perl
1
NULL 博文链接:https://zxh277100963.iteye.com/blog/720738
2020-03-11 03:14:43 116KB 源码 工具
1