基于单片机的锁相环频率合成器设计毕业设计.doc
2022-07-15 10:00:33 1.16MB 互联网
1
锁相环频率合成器设计与Simulink仿真.doc
2022-06-20 15:06:27 16KB
引言---无线电系统会因为各种各样的原因而采用基于锁相环(PLL)技术的频率合成器。PLL的好处包括:(1)易于集成到IC中。(2)无线信道间隔中的灵活性。(3)可获得高性能。(4)频率合成器外形尺寸较小。---本文向读者介绍PLL应用中颇具价值的注意事项和使用技巧。 PLL概述---简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器(VCO)组成。基于PLL技术的频率合成器将增加两个分频器:一个用于降低基准频率,另一个则用于对VCO进行分频。而且,将相位检波器和电荷泵组合在一个功能块中也很容易,以便进行分析(见图1)。简单的PLL上所增设的这些数字分频器电路实现了工作频率
1
1 引言 数字锁相环频率合成器已经广泛的运用在军事和民用无线通信领域,而用CPU控制的可编程大规模数字锁相环频率合成器则是其中的关键技术。当前,可编程逻辑电路在数字系统设计中飞速发展,很多中规模,甚至大规模的数字系统已经可以通过可编程逻辑电路来实现单片集成,即用一个芯片完成整个数字系统的设计。因此将CPU控制的数字锁相环频率合成系统集成在一块可编程逻辑芯片中实现已经成为可能。本系统由多个可编程的数字分频器、数字鉴频-鉴相器以及协调控制工作的CPU组成。 2系统结构 数字锁相环频率合成系统的工作原理是:锁相环对高稳定度的基准频率(通常由晶体振荡器直接或经分频后提供)进行精确锁定,环内
1
锁相环频率合成器的设计与实物图的链接,以及仿真。
2021-11-11 17:45:31 1.08MB 锁相环 频率合成
1
随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一
1
给电子系统设计者提供一些必须的工具 总页数260页 分两大部分 锁相环路和频率合成器
2020-01-03 11:43:35 10.68MB 锁相环
1
利用CD4046制作的频率合成计,其中包括锁相环部分,以及滤波器部分
2020-01-03 11:40:36 3.55MB CD4046 锁相环 频率合成计
1
电子工业出版的 moto 集成电路系列从书 做射频的推荐一下
2019-12-21 21:09:01 10.65MB 锁相环 频率合成 频综
1