摘要摘要：AD7891是美国ADI公司推出的一种12位数据采集系统（DAS），它具有并行和串行两种工作模式，适合与各种微处理器接口。采用单电源工作，功耗低。内含
2022-09-07 10:17:31
459KB
1
设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。
2022-05-06 10:03:21
243KB
1
摘 要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。
随着通信技术、图像处理技术和多媒体技术的迅猛发展,数字信号处理中的ADC被广泛应用于各个领域,整机系统对ADC的性能提出了越来越高的要求。
2022-05-06 09:46:38
458KB
1
引言
采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分。近几十年来无线通讯的迅速发展，使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级，与此同时，模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下，采样保持电路的作用就越发显得重要，因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8～10位的精度，主要由于开关的非理想特性，诸如电荷注入、时钟馈通、开关的非线性电阻等。
另一方面，高精度的闭环采样保持电路又受限于运算放大器的性能。无线通讯系统十分重视降低功
2022-05-06 09:29:52
203KB
1
0 引言
流水线模数转换器(pipeline ADC)是中高精度(10～14 bit)高速(10～500 MS／s)ADC的主流实现结构，被广泛应用于通信系统、图像设备、视频处理等系统中。作为其前端最关键的模块，采样保持电路的性能直接决定了整个ADC的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了MDAC功能，这样既能降低ADC功耗又能减少芯片面积。
1 采样保持电路结构
传统流水线ADC的最前面为一级采样保持电路其后接MDAC级。采样保持电路能够较好地减小由于MDAC和子ADC之间的采样信号失配造成的孔径误差。由于采保电路位于
2022-05-06 09:25:47
293KB
1
摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。
1 引 言
运算放大器是许多模拟系统和混合信号系统的一个完整部分，伴随着每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运算放大器的设计不断提出新的挑战。在采样保持电路的设计中，运算放大器是关键的模块之一，其带宽，摆率，增益，噪声，
2022-04-08 09:03:44
262KB
1
0 引言
采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。
一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。
采样／保持电路的另外一个设计难点在于运算放大器的设计。采样／保持电路的精度决定于放大器的增益，高增益的运算放大器能够保证采样／保持电路达到
2021-12-06 18:51:07
190KB
1
0 引言
随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的性能直接决定了整个ADC的性能。
本文采用一种全差分电荷转移型结构的采样保持电路，这种结构可以
2021-11-06 16:22:56
224KB
1
设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。
2021-10-26 21:04:28
93KB
1
A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。为此,在ADC前加入采样保持电路。采样保持电路有两种工作状态：采样状态和保持状态。
2021-09-03 19:38:42
86KB
1