有运算器设计的1-11关：复制代码，放进头歌，满分过
本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。
第1关：8位可控加减法电路设计
第2关：CLA182四位先行进位电路设计
第3关：4位快速加法器设计
第4关：16位快速加法器设计
第5关：32位快速加法器设计
第6关：5位无符号阵列乘法器设计
第7关：6位有符号补码阵列乘法器
第8关：乘法流水线设计
第9关：原码—位乘法器设计
第10关：补码—位乘法器设计
第11关：MIPS运算器设计
2024-05-13 21:59:54
58KB
1
头歌平台计算机组成原理实验2
运算器设计（HUST）1-11关全答案，包含txt和circ
让你的实验轻轻松松完成（作弊不好，但是有效）
2023-10-27 10:12:00
839KB
1
仅是通过头歌测试的完成文件（alu.circ）11关全部满分通过测试，无其他内容~
8位可控加减法电路设计|CLA182四位先行进位电路设计|4位快速加法器设计|16位快速加法器设计|32位快速加法器设计|5位无符号阵列乘法器设计|6位有符号补码阵列乘法器|乘法流水线设计|原码一位乘法器设计|补码一位乘法器设计|MIPS运算器设计
学习交流q 2267261634
2022-06-27 14:05:02
49KB
1
以下十一关，自测100分通过——
1 8位可控加减法电路设计
2 CLA182四位先行进位电路设计
3 4位快速加法器设计
4 16位快速加法器设计
5 32位快速加法器设计
6 5位无符号阵列乘法器设计
7 6位有符号补码阵列乘法器
8 乘法流水线设计
9 原码一位乘法器设计
10 补码一位乘法器设计
11 MIPS运算器设计
2022-05-27 09:05:34
722KB
1
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有，circ文件直接用logisim打开就可以。
第1关 8位可控加减法电路设计
第2关 CLA182四位先行进位电路设计
第3关 4位快速加法器设计
第4关 16位快速加法器设计
第5关 32位快速加法器设计
第6关 5位无符号阵列乘法器设计
第7关 6位有符号补码阵列乘法器
第8关 乘法流水线设计
第9关 原码一位乘法器设计
第10关 补码一位乘法器设计
第11关 MIPS运算器设计
2022-05-16 19:00:32
938KB
资源概要：
运算器设计(HUST），一个txt包含全部11个关卡的答案，绝对正确！全网最低价！
资料详情：
运算器设计(HUST）11关满分答案.txt
2022-05-12 18:04:37
52KB
从第1关（8位可控加减法电路设计）到第11关（MIPS运算器设计）的txt源码都有。
仅供学习参考，请勿抄袭！
2022-04-27 16:33:30
613KB
1
有运算器设计的1-11关：复制代码，放进头歌，满分过
第1关8位可控加减法电路设计
第2关CLA182四位先行进位电路设计
第3关4位快速加法器设计
第4关16位快速加法器设计
第5关32位快速加法器设计
第6关5位无符号阵列乘法器设计
第7关6位有符号补码阵列乘法器
第8关乘法流水线设计
第9关原码一位乘法器设计
第10关补码一位乘法器设计
第11关MIPS运算器设计
2021-12-29 11:03:35
541KB