FPGA跨时钟域格雷码设计,Vivado仿真工程