有一些PCB文件走线被锁定,后续使用者无法修改,只要解锁一下,就OK啦.

PCB走线常用的规则.docdoc,PCB走线常用的规则.doc

USB PCB布局布线要点及layout注意事项

DDR3内存已经被广泛地使用，专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和走线的建议，这些建议同样也适用于高密度、紧凑型的电路板设计。 DDR3设计规则和信号组 让我们从以DDR3信号分组建立高速设计规则讲起。在DDR3布线时，一般要将它的信号分成命令信号组、控制信号组、地址信号组、数据信号0/1/2/3/4/5/6/7分组、时钟信号组以及其他。推荐的做法是，在同一组别中的所有信号按照“相同的方式”走线，使用同种拓扑结构以及布线层。 图1: DATA 6分组中所有信号都是以“相同方式”布线的，使用相同的拓扑结构以及布线层。 举个例子，我们来看一下图1的走线过程，所有DATA 6分组的信号都是从第1层切换到第10层的，然后到第11层，之后再切换到12层。分组中的每个信号都有相同的层切换，通常都走相同距离，使用相同的拓扑结构。 如此布线的一个优势在于，当作信号线长度调整时（也称延迟或相位调整），通路中的z轴长度可以忽略不计。这是因为所有信号均具相同的布线方式，有着完全相同的过孔定义和长度。 创建DDR3信号组 AlT

本人和同行讨论也参考了一些资料，蛇形走线作用大致如下：希望大家补充纠正。 PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响. 因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要

PCB走线宽度、电流关系计算工具

文章整理了PCB设计的布局要求、走线技巧与电磁兼容 性

此篇文章供硬件开发工程师画原理图与PCB布线参考，包含内容：原理图库的创建与元器件绘制；封装库的创建与制作封装库；如可根据具体实物或者电子元器件文档画出正确适用的封装；如何快速布线；规则的设置（覆铜、过孔、扇孔）；电源走线、信号走线等。

输入电流值、温升和铜的厚度等参数，可计算出所需的导线宽度

PCB走线温度、电流计算工具，UltraCAD Design, Inc. is a printed circuit design service bureau in Bellevue, Washington. We specialize in large, complex, dense, high speed, fast-turn projects, especially those found in the video processing industry. Our customer base extends across the United States. Therefore, we work with transmission line effects every day.