一、铝基板的技术要求　　到目前为止，尚未见国际上有铝基覆铜板标准。我国由704厂负责起草了电子行业军用标准《阻燃型铝基覆铜层压板规范》。　　主要技术要求有：　　尺寸要求，包括板面尺寸和偏差、厚度及偏差、垂直度和翘曲度；外观，包括裂纹、划痕、毛刺和分层、铝氧化膜等要求；性能方面，包括剥离强度、表面电阻率、击穿电压、介电常数、燃烧性和热阻等要求。　　铝基覆铜板的专用检测方法：　　一是介电常数及介质损耗因数测量方法，为变Q值串联谐振法，将试样与调谐电容串联接入高频电路，测量串联回路的Q值的原理；　　二是热阻测量方法，以不同测温点之间温差与导热量之比来计算。?　　二、铝基板线路制作　　（1）机械加工：

PCB设计中等长问题的知识点： 1. 等长定义及重要性：在PCB设计中，等长是指保证某些特定信号线（如差分信号线和存储器总线）具有相同的物理长度，以确保信号在传输时到达接收端的时间相同。等长设计对于维持信号的完整性和同步性至关重要，尤其在高速电路设计中。 2. 信号延时与走线长度关系：信号在PCB走线上的传输速度会受到走线长度的影响。走线越长，信号传输的延时就越大，这种延时与信号线长度成正比关系。当两个信号在接收端由于走线长度不等导致到达时间不一致时，可能造成信号失真或错误。 3. 时序要求与等长需求：在PCB设计中，当一组信号线间存在时序关系时，它们就需要等长设计。例如，差分信号是由两个具有相反相位的信号组成，如果这两根线的长度不一致，则会导致相位差异，进而可能引起信号的错误解码。 4. 差分信号的等长要求：差分信号对等长的要求尤为严格，通常要求长度差不能超过正负50mil（1mil=1/1000英寸），有时甚至要求更精确。这是因为差分信号通常具有较低的幅度，对噪声和相位偏差非常敏感，一个微小的不等长都可能引起显著的传输错误。 5. 存储芯片总线的等长要求：在存储芯片，尤其是DDR2等高速内存颗粒设计中，数据线、时钟线、地址线等都需要满足一定的等长要求。例如，数据线和时钟线通常要求长度差控制在正负50mil内，地址线则控制在正负100mil以内。这些精确的等长要求能够确保信号完整性和可靠性。 6. 等长约束条件与设计宽容度：虽然某些应用要求严格的等长约束条件，但在实际设计中可以根据具体芯片的特性以及运行速率适当放宽这些条件。在不同的设计项目中，设计师需要权衡走线的复杂度和实际的应用需求，有时适当的放宽等长要求并不会影响最终产品的性能。 7. 计算等长要求的方法：为确定具体信号线的等长要求，设计师需要了解信号在PCB板上的走线延时。通常情况下，表层走线的延时大约是140ps/inch，内层走线则是166ps/inch。根据芯片运行的速度和信号的上升时间、保持时间，可以推算出相应的等长要求。 8. 绘图中的精确控制：在PCB绘制过程中，设计师需要注意走线的精确度。一个小的弯角或转角可能就造成长度差异达到数十mil，因此，在绘制过程中要尽量避免不必要的长度变化，并注意控制走线长度以满足严格的等长要求。 在PCB设计中，正确理解和运用等长规则是保证信号完整性的关键。根据不同的设计要求和芯片特性，设计师需要精心布局并精确控制信号线的长度，以确保电路板在高速运行下的稳定性和可靠性。

印制电路板(PCB)是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB 设计的好坏对抗干扰能力影响很大。因此，在进行PCB设计时。必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。

在LED显示屏设计过程中，单元板的散热性能会影响显示屏的性能和使用寿命。因此电路板PCB布局设计必须遵循一定的原则合理布局。

AD的设计规则，可直接导入使用

在电子线路设计中，原理图设计占重要的章节。对于系统来所，电源，系统，各个环节都有特殊的要求，对常用的器件分类，做原理图设计的检查。谢谢

设计规则检查 (DRC) 是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在您设计时在线检查，并/或以批量的方式检查，这样结果会列在 消息 面板中，并生成一个报告文件。

3.1 设计规则检查设置 3.1.1 如何检查设计规则 设计规则可以在菜单的 DRC 选项中启动，既可以作为工作时的在线检验，也可以作为 一个报告输出。当一个板子布线完成后，这个报告通常作为 终的验证检查。参照 03.2.1 在 Batch DRC 里获得设计规则检查报告的更多信息。 在线 DRC 如果启动了在线 DRC 检验选项，你设计中所有违反 DRC 规则的都会被标记，当手动布 线，立即高亮显示、间距、宽度和并行段冲突，这是非常有用的。 在 preferences 对话框(Tools»Preferences)的 General 页的 Online DRC 复选框下选中 如图 22 所示，在 Design Rule Checker 对话框中的在线和批量 DRC 中可以为每一个设 计规则做检测。通过选取 Tools » Design Rule Check 的菜单命令这个对话框将被显示出来， 使能每个你想在工作时就自动被检测的规则。 当显示检测面板使能时，DRC 错误的颜色显示设置可以在 Board Layers and Colors 对 话框中进行。 图 25. DRC 在设计规则检测对话框中的报告选项.

FC倒装焊封装工艺；FCBGA设计规则；指导封装设计

BGA封装大全,及相关设计规则,适合设计工程做FPGA的朋友哦