其中包括几个不同的版本，帮助跑通程序，并且一定可以交上报告

本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。 汉字字库存储芯片扩展实验 MIPS寄存器文件设计 MIPS RAM设计 全相联cache设计 直接相联cache设计 4路组相连cache设计

SWJTU西南交大计算机组成实验预备实验报告 七段 LED 数码管显示译码器设计

SWJTU西南交大计算机组成实验预备实验报告 基于原理图方式的3-8译码电路的设计

运算器设计包括六关 ：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计16位快速加法器设计，原码一位乘法器设计，MIPS运算器设计 存储系统包括五关：MIPS寄存器文件设计，MIPS RAM设计，全相联cache设计，直接相联cache设计，2路组相联cache设计 单总线CPU包括六关：MIPS指令译码器设计，定长指令周期---时序发生器FSM设计，时序发生器输出函数设计，硬布线控制器组合逻辑单元，硬布线控制器设计，单总线CPU设计

vhdl写得clock 和寄存器代码，可以直接运行

计算机组成原理VHDL语言实现16位ALU实验

计算机组成实验报告，没啥用，大家别看

天津理工大学计算机组成所有实验报告

报告，代码实验组成原理实验指导书流水线代码2CSDN多周期代码设计一个单周期CPU，该CPU至少能实现以下指令功能操作。指令与格式如下： ==> 算术运算指令 1. add rd , rs, rt （说明：以助记符表示，是汇编指令；以代码表示，是机器指令） 000000 rs(5位) rt(5位) rd(5位) reserved 功能：rd←rs + rt。reserved为预留部分，即未用，一般填“0”。 2. addi rt , rs ,immediate 000001 rs(5位) rt(5位) immediate(16位) 功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。 3. sub rd , rs , rt 000000 rs(5位) rt(5位) rd(5位) reserved 功能：rd←rs - rt ==> 逻辑运算指令 4. ori rt , rs ,immediate等等