计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.
2022-01-20 22:50:38
121KB
1
本设计分享的是DS1307实时时钟RTC计数模块原理图/PCB源文件，见附件下载。DS1307实时时钟RTC计数模块能实时计算秒，分，小时，年度日期，月份，星期几和闰年补偿年份；可设置为12小时格式或24小时格式；有效期至2100年。DS1307实时时钟RTC计数模块实物截图:
DS1307实时时钟RTC计数模块演示代码:
DS1307实时时钟RTC计数模块电路 PCB截图:
2021-04-25 13:03:16
457KB
1