在电子线路设计中，原理图设计占重要的章节。对于系统来所，电源，系统，各个环节都有特殊的要求，对常用的器件分类，做原理图设计的检查。谢谢

设计规则检查 (DRC) 是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在您设计时在线检查，并/或以批量的方式检查，这样结果会列在 消息 面板中，并生成一个报告文件。

C语言规则检查工具C Checker C语言规则检查工具C Checker C语言规则检查工具C Checker

3.1 设计规则检查设置 3.1.1 如何检查设计规则 设计规则可以在菜单的 DRC 选项中启动，既可以作为工作时的在线检验，也可以作为 一个报告输出。当一个板子布线完成后，这个报告通常作为 终的验证检查。参照 03.2.1 在 Batch DRC 里获得设计规则检查报告的更多信息。 在线 DRC 如果启动了在线 DRC 检验选项，你设计中所有违反 DRC 规则的都会被标记，当手动布 线，立即高亮显示、间距、宽度和并行段冲突，这是非常有用的。 在 preferences 对话框(Tools»Preferences)的 General 页的 Online DRC 复选框下选中 如图 22 所示，在 Design Rule Checker 对话框中的在线和批量 DRC 中可以为每一个设 计规则做检测。通过选取 Tools » Design Rule Check 的菜单命令这个对话框将被显示出来， 使能每个你想在工作时就自动被检测的规则。 当显示检测面板使能时，DRC 错误的颜色显示设置可以在 Board Layers and Colors 对 话框中进行。 图 25. DRC 在设计规则检测对话框中的报告选项.

电气规则检查ERC 　电气规则检查是对已经绘制完成的电路图进行后续处理，以确保原理图绘制软件能够精确地描述你所设计的电路，从而生成一个有效的网络表文件（.NET文件）。通过电气规则检查，即可以检查出电气特性上的矛盾，例如一个输出引脚连到另一个输出引脚（一般这是不允许的），还可以检查出绘图方面的矛盾， 　例如放了一个网络标号（net labels）却没有指定它连接到何处、元件标号（designator）重复等。若要执行ERC检查，可在原理图设计环境下，选择菜单Tools—>ERC以打开ERC检查规则设置对话框，如图所示：

规则检查一般步骤 设计输入、基本设置 选定目标、运行 结果分析 输入源文件、约束、库等相关文件 设置设计语言、宏、参数、blackbox、扩展名等 选择一个（多个）目标，目标规则、参数设置 运行所选目标 通过点击具体报告定位错误 借助原理图、波形定位错误 举例讲解实际操作步骤…

Altium_DesignerDRC规则检查的英汉对照表(检错必备)

部门规则检查的应用方式 RTL检查的TCL应用方式 CDC检查的界面应用方式 一般需要对设计进行多次RTL规则检查，且每次代码有修改都要重复进行RTL规则检查 TCL方式方便快捷，对license占用时间相对较短 可通过查看报告直接进行debug，一般无需界面方式 跨时域设计一般设计到的层次较多，界面方式debug较直观 CDC检查只需要对使用了跨时域设计的代码进行检查 CDC检查通过后，只要时钟方案没有改变，一般不需要再次检查 Spyglass应用方式

gjb九项规则检查clang-tidy实现

代码规则检查