标准的2-4线译码器VHDL语言行为级描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证明准确无误。
2023-02-26 23:02:24 923KB VHDL;行为级描述;译码器
1
verilog HDL硬件描述语言程序设计和描述方式
1