本模块实现低电平噪声滤波功能,即将低电平持续时间低于阈值的脉冲滤除。 输出脉冲与输入脉冲间有1个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2022-03-15 14:36:23 2KB Verilog 滤波 低电平噪声 脉宽鉴别
1
本模块实现高电平噪声滤波功能,即将高电平持续时间低于阈值的脉冲滤除。 输出脉冲与输入脉冲间有1个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2022-03-15 14:25:08 3KB Verilog 滤波 脉宽鉴别 高电平噪声
1
本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。 程序首先滤除高电平噪声,而后滤除低电平噪声。 输出脉冲与输入脉冲间有两个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 程序中高低电平的阈值取的一样,可分别设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2019-12-21 19:37:54 277KB Verilog 滤波 脉宽鉴别
1