VERILOG网表至SPICE网表转换器
2023-03-30 07:55:13 405KB VERILOG网表至SPICE网表转换器
1
目前已被许多公司、大学和研究开发机构广泛应用。HSPICE 可 与许多主要的EDA 设计工具,诸如Candence,Workview 等兼容,能提供许多重要 的针对集成电路性能的电路仿真和设计结果。
2023-03-21 21:59:58 622KB HSPICE
1
如果有一天别人给你个工程或者在一些网站下载了个工程,发现里面有些IP是以网表的信息给你的额,你怎么也不能编译成功,老是报找不到某些IP,或者谁谁谁 不在工程中再再或者找不到相应的文件夹 下面的操作也许会帮助你!!!!!!!!!!!!!!!!!如果不能帮助你,表示歉意或者直接联系我qq邮箱365654859@qq.com
2022-11-10 09:17:43 231KB FPGA
1
本程序用于数字IC设计后端网表的解析,可以自动提取模块的端口列表
2022-11-07 22:13:34 2KB 网表解析
1
xilinx vbyone IP 网表文件,8lane,支持4K60
2022-11-03 10:39:37 720KB vbyone vby1 xilinx 8lane
1
Emacs 网表模式 这是在找到的 Emacs 网表模式的一个分支。 真正的工作是由 Geert Van der Plas、Emmanuel Rouat 和 Brennan Sharp 完成的。 我对我的系统做了一些小改动,并与 Emacs 24 兼容。 据我所知,所有代码都在 GPL 下。
2022-09-06 16:59:20 160KB EmacsLisp
1
可以将ad的protel格式网表转换为allegro的网表并导入。不限于ad和allegro,非常实用
2022-08-17 09:01:15 36KB ad allegro pads
1
candence导出网表出错问题解析大全,英文对照
2022-08-16 09:59:33 132KB candence导出网表出错问题解析
1
EXT151软件安装包,主要包含了电路设计物理信息提取工具QRC,使用iscape安装即可。安装时以下几项需要注意: 1)bashrc 里面ASSURA的设置需要放在virtuoso和QRC的前面 2)OA_HOME的设置要注释掉,QRC会调用自己的OA库,而不是设置的,有可能版本和设置的会不一样。 3)QRC设置如下: export QRC_HOME=$Cadence_Dir/EXT151 export PATH=$QRC_HOME/bin:$QRC_HOME/tools/bin:$QRC_HOME/tools/extraction/bin:$QRC_HOME/tools/dfII/bin:
2022-08-01 08:26:15 692.34MB EXT151 Cadence QRC 后仿网表抽取
1
魔方网表 V7 20220705 无代码软件
2022-07-15 12:00:58 546.78MB 无代码 网表 魔方网表
1