基于ZYNQ实现了软硬协同的硬件加速器系统，实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速，PS端实现验证测试流程的控制。两者通过AXI总线连接，实现控制信识别结果的传递

汽车行业是推动人工智能(AI)发展的重要行业之一，这是因为该行业致力于自动驾驶汽车和高级驾驶员辅助系统(ADAS)的泛在利益。汽车正在变得越来越智能，但是如果汽车行业要实现完全自动驾驶的目标，他们还有很长的路要走。尽管业界还在讨论实现全自动化所需的理想技术组合，但是有一点是明确的，那就是人工智能，尤其是神经网络将发挥重要作用。

不用注册好用的网络加速器 不用注册好用的网络加速器不用注册好用的网络加速器不用注册好用的网络加速器不用注册好用的网络加速器

中文翻译：Architecture Design for Highly Flexible and Energy-Efficient Deep Neural Network Accelerators (翻译结果) 这个是我付费翻译的，但是也难免有些许错误。可以先看看摘要的翻译效果。 摘要 深度神经网络(DNNs)是现代人工智能(AI)的支柱。然而，由于其高计算复杂度和多样化的形状和尺寸，能够在广泛的dnn上实现高性能和能源效率的专用加速器对于使AI在现实世界的应用至关重要。为解决这个问题，本文提出Eyeriss，一种用于DNN处理的软硬件架构联合设计，针对性能、能源效率和灵活性进行了优化。Eyeriss具有一种新颖的RowStationary (RS)数据流，可在处理DNN时最小化数据移动，这是性能和能效的瓶颈。RS数据流支持高度并行处理，同时充分利用多级存储层次中的数据重用，以优化任何DNN形状和大小的整体系统能量效率。与现有的其他数据流相比，rs数据流的能量效率提高了1.4到2.5倍。

自己用了一段时间， 很稳定。

递归神经网络(RNN)近些年来被越来越多地应用在机器学习领域，尤其是在处理序列学习任务中，相比CNN等神经网络性能更为优异。但是RNN及其变体，如LSTM、GRU等全连接网络的计算及存储复杂性较高，导致其推理计算慢，很难被应用在产品中。一方面，传统的计算平台CPU不适合处理RNN的大规模矩阵运算；另一方面，硬件加速平台GPU的共享内存和全局内存使基于GPU的RNN加速器的功耗比较高。FPGA 由于其并行计算及低功耗的特性，近些年来被越来越多地用来做 RNN 加速器的硬件平台。对近些年基于FPGA的RNN加速器进行了研究，将其中用到的数据优化算法及硬件架构设计技术进行了总结介绍，并进一步提出了未来研究的方向。

基于RISCV64果核处理器的卷积神经网络加速器研究.zip

网络加速器，仅限安卓使用

网络加速器

基于FPGA的脉冲神经网络加速器设计