维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 （例如，Fano 算法）。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 = 10，但值 k = 15 都在实践中使用

（2,1,3）卷积码的维特比译码器，使用VHDL硬件描述语言，在Altera公司的Quartus II开发环境下实现的。里面是完整的工程，打开就能运行，给输入序列就能实现译码。具有一定的纠错性能。

_2_1_7_维特比译码器结构优化设计与实现--在SC-UWB应用的经典文章

对应（2,1,3）维特比译码器工程的文档说明，希望对大家有帮助