这是我们计算机专业的硬件综合设计课程设计，希望对大家有所帮助哦~祝愿大家都可以有一个好的成绩好未来~

说明 本发布包用于整理硬综需要用到的所有资料，防止有资料漏发的情况。持续更新。 目录说明 硬综要求：包含硬综任务书、评分标准和报告模板。 doc：用于存放硬综涉及到的参考文档和PPT。（内含必读文档列表） ref_code：用于存放参考代码。 test：包含功能测试和性能测试的目录。 ext：存放硬综扩展要求内容，目前只包含tlb测试内容。 更新记录 2020/12/23 删除原本的soc_sram_func_n4ddr.tar(有错误)。添加完整移植的功能测试和性能测试(test/n4ddr/*)。 添加score.xls文件 2020/12/28 添加2020硬综讲解ppt 添加体系结构cache实验指导书 添加吕学长axi参考代码，见ref_code/axi_interface_lv.zip 2020/12/30 添加lab4工程 2020/12/31 更新doc/ppt/2020/

合肥工业大学宣城校区2020年《系统硬件综合设计》的报告与项目源代码（含测试数据）。Verilog实现，ModelSim SE 2019.2开发，支持全冒险处理机制的MIPS五段流水CPU，可以跑MIPS-C3的所有50条指令。 https://github.com/25thengineer/HFUT_2020_MIPS_CPU

合肥工业大学系统硬件综合设计-单周期cpu的设计与烧录。用verilog实现，有仿真文件，以及详细的报告说明。其中有写到怎么实现FPGA开发板烧录。课设最终得分优

1. 设计并实现一个多周期流水 MIPS32 CPU； 2、五段流水、可以处理冲突； 3、实现 MIPS 指令集的三种类型的指令若干条； 4、使用 modelsim-verilog 仿真测试

设计一个支持以下 28 条指令的包含取指、译码（取操作数）、执行、访存、 写回五个工作周期的五级流水多周期 CPU。能够处理数据相关的冲突，能够处理 分支延迟。

合肥工业大学 系统硬件综合设计 计算机组成原理 含源代码 带注释

系统硬件综合设计 设计并实现一个多周期和流水CPU。 1.若干段流水、可以处理冲突。 2.三种类型的指令（R类，I类，J类指令）若干条。 3.CPU指令集（MIPS、ARM、RISC-V等均可）不限