本实验基于FPGA开发板DE2-115和AD/DA板THDB-ADA设计一个信号产生与频谱分析的系统。运用Quartus II软件进行编程，首先，设计一个参数可变的LFM信号发生器和数字FIR滤波器。然后，通过DAC将其转换为模拟中频信号输出，再对外接信号进行ADC采样，最后，对信号进行频谱分析。
2021-08-07 14:02:39
82.88MB
1
本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。在具体设计时，采用的是自底向上的设计方法。首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能：
1． 设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。基于QuartusⅡ软件或其他EDA软件完成电路设计。
2． 对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3． 完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。
4． 对该电路系统进行功能仿真。
5． 根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。
6． 将配置文件或JEDEC文件下载到EDA实验开发系统。
7． 在EDA实验开发系统上调试、验证电路功能。
2020-01-03 11:41:41
2.19MB
1
使用qurtusII 9.1设计并下载到SmartSOPC实验系统中。
本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。在具体设计时，采用的是自底向上的设计方法。首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能：
1． 设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。基于QuartusⅡ软件或其他EDA软件完成电路设计。
2． 对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3． 完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。
4． 对该电路系统进行功能仿真。
5． 根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。
6． 将配置文件或JEDEC文件下载到EDA实验开发系统。
7． 在EDA实验开发系统上调试、验证电路功能。
2019-12-21 21:57:00
333KB
1