目录 1 引言 1.1 设计背景 2 1.2 设计目标 2 1.3 实施计划 2 1.4 必备条件 2 2 电子抢答器的功能 2 3 电子抢答器的结构原理 3．1 电子抢答器的整体结构 3 3．2 鉴别与锁存模块设计 3 3．3 电子抢答器定时与犯规模块设计 5 3．4 计分模块的设计 7 4 电子抢答器的硬件验证 8 5 总结与致谢 8 参考文献 10

0 引言 　　数字抢答器控制系统在现今许多工厂、学校和电视台等单位所举办的各种知识竞赛中起着不可替代的作用。基于EDA技术设计的电子抢答器，以其价格便宜、安全可靠、使用方便而受到了人们的普遍欢迎。本文以现场可编程逻辑器件(FPGA)为设计载体，以硬件描述语言VHDL为主要表达方式，以OuartusⅡ开发软件和GW48EDA开发系统为设计工具设计的电子抢答器，具有抢答鉴别与锁存功能以及60秒答题功能、对抢答犯规的小组进行警告和对各抢答小组进行相应的成绩加减操作等功能。 　　1 电子抢答器的功能 　　该电子抢答器实现的功能主要包括四项操作： 　　(1)抢答信号的鉴别和锁存 　　该电子抢答

Proteus仿真 1. 通道数8个，每路设置一个抢答按钮, 供抢答者使用。 2. 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指 令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续2～3s。 3. 电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。

（1）设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、5、6、7、8。 （2）给主持人设置一个控制开关，用来控制系统的清零。 （3）抢答器具有数据锁存和显示的功能。主持人将系统复位后，参赛者按抢答开关，则该组指示灯亮，并显示出抢答者的序号，同时发出报警声音。 （4）设置计分电路。每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错减10分。 （5）增加抢答器定时抢答功能。抢答时间可预设，当主持人启动开始键后，定时器开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答，定时器发出短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。

详细讲述基于FPGA的数字抢答器的设计，适应于本科阶段同学毕业设计时相关题目的简单参考！

0 引言 　　数字抢答器控制系统在现今许多工厂、学校和电视台等单位所举办的各种知识竞赛中起着不可替代的作用。基于EDA技术设计的电子抢答器，以其价格便宜、安全可靠、使用方便而受到了人们的普遍欢迎。本文以现场可编程逻辑器件(FPGA)为设计载体，以硬件描述语言VHDL为主要表达方式，以OuartusⅡ开发软件和GW48EDA开发系统为设计工具设计的电子抢答器，具有抢答鉴别与锁存功能以及60秒答题限时功能、对抢答犯规的小组进行警告和对各抢答小组进行相应的成绩加减操作等功能。 　　1 电子抢答器的功能 　　该电子抢答器实现的功能主要包括四项操作： 　　(1)第一抢答信号的鉴别和锁存 　　该

里面有以下项目的程序：计时秒表、彩灯控制器、交通灯控制器、电子抢答器的设计、汽车尾灯控制器的设计、电子密码锁的设计、设计BCD－七段显示译码器、设计计数器、病房呼叫系统、四种频率输出的频率计、双向移位寄存器、闪烁的灯

该8路抢答器采用STC89C52（STC89C52数据手册）单片机为主控制芯片，电路硬件部分设计包括:51单片机的最小控制系统、电源接口和指示、共阳数码管显示和蜂鸣器控制电路等。 原理图设计如截图: 8路抢答器的主要功能有如下: （1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。 （3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 （4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当 主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 实物图片展示: 附件内容包括: 原理图和PCB源文件以及库文件，用AD软件打开； 8路抢答器源程序； 8路抢答器元器件采购清单； 赠送流水灯仿真电路和源代码；

通过555定时器使两个发光二极管(LED)交替闪光 使用555定时器完成电子触摸器的制作 设计并制作一个八路电子抢答器

基于51系列单片机的电子抢答器，能实现抢答器的基本功能，能自动计时，显示选手号