潘松、黄继业的《EDA技术与VHDL》（第2版）完整PPT：第1章 概述；第2章PLD硬件特性与编程技术；第3章VHDL基础；第4章 Quartus使用方法；第5章 VHDL状态机；第6章 16位CISC CPU设计；第7章 VHDL语句；第8章 VHDL结构；第9章 DSP Builder设计初步；第10章 DSP Builder设计深入。各章节内容完整，我自己按照这个学习了一遍。
2022-10-21 16:47:50
11.52MB
1
VHDL实用教程_潘松_王国栋.pdf 个人收集电子书，仅用学习使用，不可用于商业用途，如有版权问题，请联系删除！
2022-01-02 01:06:25
9.56MB
1
verilog hdl的课程ppt资料
讲解清楚明确。
很容易理解。
编译器：Quartus II
12章+附录
2021-11-30 11:13:43
31.18MB
1
8.5 非法状态处理
在状态机设计中，使用枚举类型或直接指定状态编码的程序中，特别是使用了一位
热码编码方式后，总是不可避免地出现大量剩余状态，即未被定义的编码组合，这些状
态在状态机的正常运行中是不需要出现的，通常称为非法状态。在状态机的设计中，如
果没有对这些非法状态进行合理的处理，在外界不确定的干扰下，或是随机上电的初始
启动后，状态机都有可能进入非法状态，其后果或是对外界出现短暂失控，或是完全无
法摆脱非法状态而失去正常的功能，除非使用复位控制信号 reset。因此，状态机的剩余
状态的处理，即状态机系统容错技术的应用是设计者必须慎重考虑的问题。
但另一方面，剩余状态的处理要不同程度地耗用逻辑资源，这就要求设计者在选用
何种状态机结构、何种状态编码方式，何种容错技术及系统的工作速度与资源利用率方
面做权衡比较，以适应自己的设计要求。
2021-11-15 09:53:28
6.86MB
1