根据相位噪声测量相对于频率计算RMS时间抖动，请参阅： [1] - “振荡器相位噪声和采样时钟抖动”（RETHNAKARAN PULIKKOONATTU） 链接： https : //documents.epfl.ch/users/p/pu/pulikkoo/private/report_pn_jitter_oscillator_ratna.pdf [2] - “将振荡器相位噪声转换为时间抖动”ADI 公司 (ADI) 应用笔记 MT-008： 链接： http : //www.analog.com/en/content/0,2886,760__91502,00.html

本文中数学建模开始，对采样过程中的时钟抖动进行了分析，并通过建立的数学模型进行了matlab仿真，将仿真结果过与理论结果进行了分析和讨论，对于深入学习时钟抖动对采样过程的影响是一份很好的资料

时钟抖动问题很常见，也是笔试面试常考的内容，该文档提供了时钟抖动的定义以及测量方式，对于想要了解时钟抖动的学生以及专业人士可以参考。

新型的高速ADC都具备高模拟输入带宽（约为采样频率的3到6倍），因此它们可以用于许多欠采样应用中。ADC设计的进展极大地扩展了可用输入范围，这样系统设计人员便可以去掉至少一个中间频率级，从而降低成本和功耗。在欠采样接收机设计中必须要特别注意采样时钟，因为在一些高输入频率下时钟抖动会成为限制信噪比（SNR）的主要原因。 　　本系列文章共有三部分，"第1部分"重点介绍如何准确地估算某个时钟源的抖动，以及如何将其与ADC的孔径抖动组合。在"第2部分"中，该组合抖动将用于计算ADC的SRN,然后将其与实际测量结果对比。"第3部分"将介绍如何通过改善ADC的孔径抖动来进一步增加ADC的SNR,并会重点

相位噪声基础；相位噪声在通信系统中的重要性；不同的相位噪声测量方法；最新的相噪分析仪（罗德与施瓦茨）

内容主要包括高速背板的全局时钟抖动测试分析以及详细记录，同时还分享了时钟抖动测试标准流程

抖动是衡量时钟性能的重要指标，抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。这个短期偏移在时域的表现形式为抖动（下文的抖动专指时域抖动），在频域的表现形式为相噪。本文主要探讨下时钟抖动和相噪以及其测量方法，以及两者之间的关系。

Windows的实时扩展RTX时钟抖动分析

时钟抖动测试文档