包括时序分析DDR采样的Vivado示例工程，以及工程做舒徐约束所对应的器件使用手册。适合于FPGA时序约束与分析的初学者，更好的理解DDR时序约束的方法。
2022-06-18 21:26:52
3.87MB
1
时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。
1.时钟相关
时钟的时序特性主要分为抖动（Jitter）、偏移（Skew）、占空比失真（DutyCycleDistorTIon）3点。对于低速设计，基本不用考虑这些特征；对于高速设计，由于时钟本身的原因造成的时序问题很普遍，因此必须关注。
2021-11-23 13:12:56
387KB
1