此工程基于XC7A100T(Artix7)工程，软件版本ISE14.7，仿真工具是modelsim_SE 10.4c，整个工程自己所写，不明白的可以去我的博客去看。
2023-01-10 18:21:53
1.4MB
1
fpga基础源发及时序仿真 包涵状态机设计思路 3-8译码器 BCD计数器 按键消抖 红外接收 RS485 收发器 SDRAM DAC ADC led1602显示模块 等基本模块程序
2022-09-22 09:00:32
42.18MB
用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇) (2)
2022-09-15 09:00:09
858KB
这里我们使用一个波形发生器作为例子，来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样，都是基本的FPGA片上存储单元，在以后的设计里面会经常使用到。
2022-04-04 23:56:28
151KB
1
EDA工具以ALTERA的Quartus II 9.0为例，使用Verilog DHL，讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序仿真所需的.vo及.sdo文件，以及如何使用该文件在第三方仿真工具ModelSim进行时序仿真。详细内容可以看我的博客：http://blog.csdn.net/jackinzhou/article/details/7865905
2021-05-30 18:29:56
2.91MB
1