简单的verilog时域寻峰模块，写的时候脑子有点乱，test bench测试可行，但是各个信号应该还可以再优化，欢迎讨论交流。代码有注释，不懂的地方可联系我。
2021-08-12 10:21:15
11KB
1