计算机微结构-流水线的数据通路和逻辑控制

一、实验目的： 1、进一步熟悉TEC-8模型计算机的数据通路结构 2、进一步掌握数据通路中各个控制信号的作用和用法 3、掌握数据通路中数据流动的路径 二、实验仪器设备及实验环境： 1、TEC-8实验系统 2、实验环境：硬件实验室 三、实验任务 1、将数75H写到寄存器R0，数28H写到寄存器R1，数89H写到寄存器R2，数32H写到寄存器R3。 2、将寄存器R0中的数写入存储器20H单元，将寄存器R1中的数写入存储器21H单元，将寄存器R2中的数写入存储器22H单元，将寄存器R3中的数写入存储器23H单元。 3、从存储器20H单元读出数据到存储器R3，从存储器21H单元读出数到寄存器R2，从存储器21H单元读出数到寄存器R1，从存储器23H单元读出数据到寄存器R0。 4、显示4个寄存器R0、R1、R2、R3的值，检查数据传送是否正确。 四、微程序控制方式实验步骤设计 准备工作：将控制转换开关拨到下面“微程序”位置，打开电源，按一次复位按钮CLR，使实验系统复位。 指示灯µA5~µA0显示“000000”，将操作模式开关设为“1111”，准备进入数据通路控制实验。

数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路。 数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本。一般来说，处理速度快的数字系统，它的独立传送信息的通路较多。但是独立数据传送通路一旦增加，控制器的设计也就复杂了。因此，在满足速度指标的前提下，为使数字系统结构尽量简单，一般小型系统中多采用单一总线结构。在较大系统中可采用双总线或三总线结构。 对单总线的系统来说，扩充是非常容易的，只要在BUS上增加子系统即可。例如增加一个寄存器时，可将总线BUS接到寄存器的数据输入端，由接收控制信号将数据打入。如果该寄存器的数据还需要发送到BUS 时，在寄存器的输出端加上三态门即可，或者干脆使用带三态门输出的寄存器。 通用寄存器组R：容量16个字，双端口输出。 暂存器A和B：保存通用寄存器组读出的数据或BUS上来的数据。 算术逻辑单元ALU：有S3、S2、S1、S0、M五个控制端，用以选择运算类型。 寄存器C：保存ALU运算产生的进位信号。 RAM随机读写存储器：读/写操作受MRD/MWR控制信号控制。 MAR：RAM的专用地址寄存器，寄存器的

本资源提供多周期MIPS数据通路的实现代码，包括其ALU、寄存器堆、数据存储器等部件

基于FPEG的SOC设计-mips指令系统-(数据通路图).doc基于FPEG的SOC设计-mips指令系统-(数据通路图).doc基于FPEG的SOC设计-mips指令系统-(数据通路图).doc基于FPEG的SOC设计-mips指令系统-(数据通路图).doc基于FPEG的SOC设计-mips指令系统-(数据通路图).doc

《计算机组成原理》课程实验讲义及报告：数据通路组成实验

存数(sw)指令的数据通路 M[ R[rs] + SignExt[imm16] ] ← R[rt] Example: sw rt, rs, imm16 32 ALUctr Clk busW RegWr 32 32 busA 32 busB 5 5 5 Rw Ra Rb 32 32-bit Registers Rs Rt Rt Rd RegDst Ext Mux Mux 32 16 imm16 ALUSrc ExtOp Mux MemtoReg Clk Data In WrEn 32 Adr Data Memory 32 MemWr ALU RegDst=x, RegWr=0, ALUctr=add, ExtOp=1, ALUSrc=1, MemWr=1, MemtoReg=x 0 1 0 1 加兰色部分。才能向存储器存数 0 1 op rs rt imm16 0 16 21 26 31 6 bits 16 bits 5 bits 5 bits And here is the datapath for the store instruction. The Register File, the ALU, and the Extender are the same as the datapath for the load instruction because the memory address has to be calculated the exact same way: (a) Put the register selected by Rs onto bus A and sign extend the 16 bit immediate field. (b) Then make the ALU (ALUctr) adds these two (busA and output of Extender) together. The new thing we added here is busB extension (DataIn). More specifically, in order to send the register selected by the Rt field (Rb of the register file) to data memory, we need to connect bus B to the data memory’s Data In bus. Finally, the store instruction is the first instruction we encountered that does not do any register write at the end. Therefore the control unit must make sure RegWr is zero for this instruction. +2 = 64 min. (Y:44)

数据通路、指令周期流程图、RISC指令系...

985,211高校计算机组成原理课程设计的讲义，本节内容主要是介绍单周期数据通路。

单周期MIPS CPU数据通路设计，这个是华中科技大学谭志虎老师所讲的那个设计，内含有circ数据通路和实验报告，这个实验报告我写了一万多字，足够足够详细，保证你答辩的时候非常顺畅，直接导入Logisim就可以运行。