GJB 5186.2-2004 数字式时分制指令响应型多路传输数据总线测试方法 第2部分:远程终端生产测试方法
2024-04-15 14:26:26 739KB
1
这块驱动器是ILI9320的,240*320分辨率。 驱动包含基本初始化、命令发送函数和基本的图形函数,打印函数等。 注意:该程序是8位数据总线,如果是16为数据总线,请更改写函数部分代码;延时函数请根据特定型号修改,本例为传统8051.
2022-09-15 13:03:28 88KB 9320 C51
1
数字系统中,各个子系统通过数据总线连接形成的数据传送路径称为数据通路。 数据通路的设计直接影响到控制器的设计,同时也影响到数字系统的速度指标和成本。一般来说,处理速度快的数字系统,它的独立传送信息的通路较多。但是独立数据传送通路一旦增加,控制器的设计也就复杂了。因此,在满足速度指标的前提下,为使数字系统结构尽量简单,一般小型系统中多采用单一总线结构。在较大系统中可采用双总线或三总线结构。 对单总线的系统来说,扩充是非常容易的,只要在BUS上增加子系统即可。例如增加一个寄存器时,可将总线BUS接到寄存器的数据输入端,由接收控制信号将数据打入。如果该寄存器的数据还需要发送到BUS 时,在寄存器的输出端加上三态门即可,或者干脆使用带三态门输出的寄存器。 通用寄存器组R:容量16个字,双端口输出。 暂存器A和B:保存通用寄存器组读出的数据或BUS上来的数据。 算术逻辑单元ALU:有S3、S2、S1、S0、M五个控制端,用以选择运算类型。 寄存器C:保存ALU运算产生的进位信号。 RAM随机读写存储器:读/写操作受MRD/MWR控制信号控制。 MAR:RAM的专用地址寄存器,寄存器的
2022-07-18 19:03:44 622KB 数据通路 计算机组成 CPU
1
图 13.3 数据总线连接示意图 从图中可以看到,数据总线是双向的,也就是说具备了信号输入和信号输出两种用途。 首先看信号输入链路。TTL 单端信号通过 VME_DIS 扩展接口进入系统,可支持 32 路单端信号同时采集。 LVDS差分信号通过 3个DS90LV047接收器进入系统,可支持 12路差分信号同时采集。两种信号经过FPGA 整理后传输至 SDRAM 中进行缓存, 终根据 PCI9054 的传输机制将数据传送至主机内存中。 再看信号输出链路。信号输出链路其实是信号输入链路的逆向过程。信号采集系统可以根据主机端的请求, 将存储于主机上的数据通过 PCI 总线传输至 PCI9054,再经过 FPGA 控制、整理、转发至 LVDS 驱动器 DS90LV048 输出接口或 TTL 单端输出接口 VME_DIS 上。 13.2.2 控制总线 控制总线用于 FPGA 对缓冲区 SDRAM 以及 PCI9054 的控制。在 FPGA 中,可以将这两部分作为两个模块, 一个是 SDRAM 控制器,另一个是 PCI 本地控制器。通过这两个控制器模块,实现 FPGA 与它们协调地工 作。 SDRAM 控制器是 FPGA 内部用于控制外部 SDRAM 读写及刷新等操作的逻辑单元。 SDRAM 控制器的控 制总线连接示意图如图 13.4 所示。 控制器左边的控制总线包含时钟信号 CLK、复位信号 RESET、命令信号 CMD、命令应答信号 CMDACK 以及数据有效信号 DM 等。 控制器右边的控制总线包含时钟信号 CLK、SDRAM 片选信号 CS_N、时钟时能信号 CKE、行选择信号 RAS_N、列选择信号 CAS_N 以及写使能信号 WE_N 等。通过 SDRAM 控制器,用户可以根据需要发送相 应的名字对外部的 SDRAM 进行控制。 PCI 本地控制器是 FPGA 内部用于控制 PCI9054 进行参数配置和数据传输的逻辑单元。PCI 本地控制器的 控制总线连接示意图如图 13.5 所示。 图 13.4 SDRAM 控制器控制总线连接示意图 图 13.5 PCI 本地控制器控制总线连接示意图 控制器左边的控制总线包含时钟信号 LCLK、控制输入信号 CNT_IN 和控制输出信号 CNT_OUT 等。控制
2022-05-27 13:35:35 14.62MB FPGA 实例
1
电子政务-工业数据总线电缆.zip
2022-05-20 09:31:01 276KB 资料
大数据-算法-高速光纤数据总线技术研究.pdf
2022-05-05 09:07:29 3.7MB 算法 文档资料 big data
图2.14 由三态门组成的双向数据总线
2022-03-17 20:04:37 752KB 组成原理
1
介绍了RAM测试的一些基本理论,适合于初学者.
2022-03-01 10:14:22 101KB 总线测试 RAM测试
1
Flink-connector-debezium 基于Red Hat开源的Debezium组件,和Flink结合,实现在Flink上直接监听各种数据库的Change Log,并且能够利用Flink的特性,输出到不同的位置上,以实现数据总线和实时数仓的构建。此项目主要应用于数据中台或数据平台中数据总线的基础底座。 目前Debezium支持了MySQL、MongoDB、PostgreSQL、Oracle、SQL Server、Db2和Cassandra。理论上此连接器也支援以上所有数据库。 Getting Started mvn clean package -DskipTests example 参考DebeziumSourceITCase
2021-09-17 01:50:43 20KB flink change-data-capture debezium Java
1
行业分类-设备装置-多种数据总线接口的射频识别读写器.zip