一些verilog高级设计的经典书籍，高级FPGA设计 结构、实现和优化和夏宇闻的复杂数字逻辑系统的VerilogHDL设计技术和方法
2021-12-19 19:27:38
37.71MB
1
数字逻辑系统设计实验，使用74LS90，74LS390，7段数码管译码器，制作数字时钟，具有更改时间和报时功能
2021-04-08 18:07:48
98KB
1