TJU-2020数字逻辑实验，内涵数字逻辑笔记 【实验】:ALU，多数表决器，自动贩卖机，分秒数字钟的epl文件，烧写用bin文件，实验报告 【数字逻辑笔记】有课上练习题，和考试的指导

数字逻辑基本试验指导，包括主要用到的器件图，和选作试验

西工大计算机学院计算机数字逻辑实验报告，最近发现之前上传的部分资源下载，这里给出实验四的报告供同学们参考，报告中给出实验截图还有相关设计， 供各位同学参考 下面给出部分的实验内容： 掌握可综合Verilog语言进行状态机设计及测试验证； 2． 学习如何在FPGA进行设计实现。 安装开发工具ModelSim、Quartus的PC机、Altera DEII-115实验箱 1． 跑马灯设计及FPGA实现（run.v） 2． 有限状态机设计（教材Figure 6.86） 1.Quatusll使用流程 Quatusll的使用我们需要完成的是前面的七个步骤，分别是 第一步:编码 用文本编辑器正确编写源文件(本例run.v),并经modelsim仿真确认该电路设计正确. 第二步:新建工程 新建工程New project (注意工程名和设计文件的module名保持一致),选择和开发板一致的FPGA器件型号(本课程为Cyclone IV E系列EP4CE115F29C7) 第三步:添加文件 Add to project,将全部源文件 (本例run.v)添加到工程中 第四步:编译 Start

本文件包含博主数字逻辑与Verilog实验二的完整报告，用于记录硬件学习

文件包含博主第一次数字逻辑实验的完整报告

数字电路实验 实验一 门电路功能测试 一 实验目的： 1.掌握数字电路仿真系统软件的使用方法； 2.常用逻辑门电路的功能的测试方法； 二 实验内容： 1与非门（写出逻辑式、真值表、记录测试结

一位全加器（综合验证性) 一位8421BCD码转换成余3码（综合设计性）三位纽环计数器（综合设计性） 四位二进制数左移、右移同步时序逻辑电路（综合设计性)

必做 实验一 集成电路的逻辑功能测试 实验二 组合逻辑电路分析与设计 实验三 血型关系检测电路的设计 选做 题1 实验四 同步时序逻辑电路分析与设计 题2 实验五 计数、译码和显示电路 题3 实验六 异步时序逻辑电路分析与设计

数字逻辑 基本逻辑门电路功能测试 proteus 1、了解与熟悉基本逻辑门电路的功能 2、掌握门电路逻辑功能的测试方法，验证与加深对门电路逻辑功能的认识 3、熟悉门电路的外形和管脚排列，以及其使用方法。 实验前保证计算机安装有Proteus仿真软件。然后选择实验用的IC，按设计的实验接线图接好线，检查无误开始仿真。实验中需要改动接线时，必须先停止仿真，改接好后再重新开始仿真。

包含两个实验报告，基于LiberoSoc的数字逻辑设计仿真及验证实验，基于实验箱的数字逻辑实验，包含所有实验仿真截图，74HC系列代码，时序逻辑电路实验，组合逻辑电路实验，基本门电路实验