matlab精度检验代码ZYNQ时间数字转换器 Red Pitaya Zynq-7010 SoC中的快速高分辨率时间数字转换器 作者：米歇尔·亚当尼克（Michel Adamic） 表现核心频率：350 MHz 延迟线抽头数：192（可配置） 每个通道的时间分辨率：> 11 ps 精度：<10 ppm DNL：-1至+4.5 LSB INL：+0.5至+8.5 LSB 测量范围：47.9毫秒死区时间：〜14 ns 最高速度：〜70 MS / s 档案 贸易发展局主项目，包含AXI TDC内核的设计。 使用VHDL源文件和3个Vivado配置的Xilinx IP（BRAM，BRAM控制器，AXI GPIO）。 需要包含“ MyPkg.vhd”。 AXI_TDC_IP Vivado创建的临时项目，用于将TDC打包到IP内核中。 TDC系统包含Zynq PS和多个TDC内核的顶层模块设计。 时钟：AXI互连期望100 MHz。 对于TDC内核，MMCME将其提高到350 MHz。 外部端口：每个TDC通道的命中信号。 模块“ testUnit”是用于测试的方波发生器，可以将其删除。 TDC通

扩展电容数字转换器AD7745-AD7746的容性输入范围

利用LDC1000电感数字转换器设计了一个金属探测小车。小车以MC9S12XS128单片机为控制核心，控制装有LDC1000电感传感器的摆臂左右摆动，进行金属探测。控制策略为先粗略扫描再精确定位，能在500 mm×500 mm的测试区域内探测到探头下方一定距离内的特定金属，并分辨出金属的不同特性。

时间数字化技术广泛应用于现代大型物理实验和核医学仪器等领域。该文介绍了基于现场可编程门阵列(FPGA)进位链结构的时间数字转换器(TDC)的设计，研究了器件进位链结构、内核电压和环境温度对TDC精度的影响，并设计了独立的自标定机制。使用该方法在低成本的 Cyclone II系列FPGA上实现了32通道时间数字转换模块。测试结果表明：各通道TDC的性能一致，达到了25 ps(均方根)的测量精度，信号周期和脉宽的测量精度分别好于35 ps和45 ps。该设计具有高密度、高精度和低成本的特点，可以满足大多数时间

时间数字转换器gp2中文资料，有需要的赶紧来收藏了，可测温度，可测时间

电容检测 电容数字转换器AD7745的工作原理和应用

MAX31865 电阻 - 数字转换器优化的铂电阻温度检测器(rtd)

一个好玩的字母转换器，能把普通的字母转换成数学字母～～

美国国家半导体推出可输出串行LVDS信号的14位双通道105 MSPS模拟_数字转换器.pdf

vmulti：虚拟多HID驱动程序（多点触摸，鼠标，数字转换器，键盘，操纵杆）