夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)

Palnitkar_verilog HDL数字设计与综合

Verilog HDL 数字设计与综合（第二版）[夏宇闻等译]是学习Verilog 语言最好的教材之一。

1.2 极化码的研究历史与现状 2008 年，土耳其毕尔肯大学教授 Erdal Arikan 首次提出了极化码的思想。极化码是一 种新型的编译码方式，可以达到对称二进制无记忆信道（B-DMC）的信道容量。它的原理 是将 N 个互相独立的二进制输入信道通过信道的结合与分裂得到一些新的信道  :1iN i NW   。这些新信道中一部分的信道容量 ( )( )iNI W 趋近于“1”，比例为 )(1 WI ，另 外 )(WI 比例的信道容量 ( )( )iNI W 趋近于“0”，成功地将 N 个独立信道的信道容量进行分离转 移。极化码的提出在信道纠错编码领域具有很大的现实意义。首先，它是目前唯一理论上 证明可达信道容量的编码方式，其次，极化码的编译码复杂度只有 2( )logO N N 的线性复杂 度，对于码长很长的情况，依然可以实现，香农理论指出，长码往往具有较为良好的性能。 极化码由于其良好的特性在实际中有很大的研究前景。目前对于极化码的研究主要集 中在编码、译码以及极化现象等方面[9]。 编码构造一直以来是极化码研究的一个热点。最早的编码算法是由 Erdal Arikan 提出 来的蒙特卡洛算法。但是该算法计算复杂度很高，在实际应用中很难实现。Erdal Arikan 还提出了在二进制删除（BEC）信道下通过计算信道的巴氏参数来进行编码的方案，虽然 此方法相对于蒙特卡洛算法简单了不少，但是应用范围很窄，不适用于一般的二进制无记 忆信道。随后，Mori 和 Tanaka 提出了一种新的密度进化（DE）构造方法，将 LDPC 码中 的方法应用到了极化码中并取得了不错的效果，适用于一般的二进制信道。但是此方法计 算复杂度较高，实际应用起来难度较大。极化码的编码构造还逐渐从离散信道向连续信道 发展。此外，信道编码技术还应用于窃听信道、量子信道、多址接入信道等方面。 在极化码的译码研究方面，诸多学者在不懈地努力着。最早的译码算法为 Erdal Arikan 提出的连续删除列表译码算法。由于实际应用中，码长很难做到无限长，在中短码长的情 况下，SC 译码算法错误概率较大，译码性能不佳，于是，更优的译码方案在不断地研究中。 许多学者将其他编码中表现出优异性能的译码方案应用到极化码中。例如：LDPC 码的 BP 译码算法应用于极化码。虽然这些算法都取得了性能增益，但在计算复杂度或应用范围等 方面都存在着不足。现阶段对于译码的研究大多数都是基于 SC 译码算法的，例如基于 SC

第 3 章 极化码的编码与译码研究 3.1 极化码的编码 基于信道极化理论构造能够达到信道容量 ( )I W 的码字，称为极化码。极化码的编码思 想是：构造一个编码系统，经过信道结合、信道分裂的过程，选出 ( )iNZ W 等于 0 的那部分 信道 ( )iNW 来传输消息比特，其余部分信道传输发送端和接收端都已知的比特。极化码是线 性分组码，因此可以通过写出其生成矩阵来完成编码： 1 1 N N Nx u G （3.1） 其中 1 Nu 为原始比特序列， 1Nx 为经过编码后的比特序列， NG 为生成矩阵。 2nN  。 可靠性在极化码的编码过程中是一个非常重要的因素，在实际应用中，我们所关心的 也是在信息传输过程中是否能可靠的传输。已知极化码编码实质就是选取部分可靠信道来 传输信息比特，另外部分不可靠信道传输收发都已知的比特。那么极化码的编码过程大致 可以分为四步：首先通过极化信道的可靠性估计得到各个信道的可靠性；然后通过得到的 可靠性数据选取 K 个可靠性较大的信道传输消息比特，其余 N-K 个信道传输冻结比特。 接着构造生成矩阵，最后生成极化码。 3.1.1 极化信道可靠性估计 对于 BEC 信道，Arikan 给出了通过计算巴氏参数的方法来进行信道的可靠性估计。 ( 1)1 0 0 1 1( ) ( ) 1 ( 1)( ) 0 00 0 , ( ) ( , |1) ( , ) iN N Ni i i ii NN N y u Z y yW W u uL      1 1 1 0 0 1 1 1( ) 1 1 1( ) 0 1 00 01 , , 1 ( | ,1, ) ( , ) 2N i Ni N Ni i N ii NN iN y u u y yW u u uL            （3.2） ( )( )iNZ W 越小，则对称容量 ( )( )iNI W（ 越大，信道的可靠性越大；相反， ( )( )iNZ W 越大，对 称容量 ( )( )iNI W（ 越小，信道的可靠性越小。 然而巴氏参数的适用范围是 BEC 信道，对于非 BEC 信道，不能得到精确的巴氏参数， 这时需要采用其他方法来进行信道的可靠性估计，主要有密度进化法或高斯近似法。 定义错误概率[10]：对信道 W 的 N 个独立时隙上进行信道极化以后，得到极化信道 ( )iNW ， 其中 i=1,2,3…N。令事件 iA 表示序号为 i 的极化信道 ( )iNW 所承载的比特经过传输后接收发 生错误，即： ( ) 1 ( ) 1 1 1 11 1 1{ , : ( , | ) ( , | 1} N N NN i i i i i N i N iy y yu W u u W u uA     （3.3） 则极化信道 ( )iNW 的错误概率为 ( )iP A 。 （1） 密度进化（DE）方法 对于一般的 B-DMC 信道，无法计算得到精确的巴氏参数，一般采用密度进化（DE）

全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。

学习verilog语法的最佳入门书籍，中文翻译版，文字可编辑。 原版书名：Verilog HDL: A Guide to Digital Design and Synthesis 原版作者：Sanir Palnitkar 译者：夏宇闻 胡燕祥 刁岚松

Verilog HDL数字设计与综合 夏宇闻译（第二版）.pdf

Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar

Verilog HDL数字设计与综合（第二版）.pdf