摘 要 随着基于CPLD的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。作为一个学电子信息专业的学生，我们必须不断地了解更多的新产品信息，这就更加要求我们对EDA有个全面的认识。本程序设计的是简易电子琴的设计。采用EDA作为开发工具，VHDL语言为硬件描述语言，MAX + PLUS II作为程序运行平台，所开发的程序通过调试运行、波形仿真验证，初步实现了设计目标。本程序使用的硬件描述语言VHDL，可以大大降低了硬件数字系统设计的入门级别，让人感觉就是C语言的近亲。通过老师的指导和自己的学习完成了预想的功能。 该设计报告较完整，内附代码

1、红、绿、黄发光二极管作信号灯，用传感器或逻辑开关作检测车辆是否到来的信号，实验电路用逻辑开关代替。 2、主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 3、主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路，选择1Hz时钟脉冲作为系统时钟。 4、在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外。 5． 设计计时显示电路。

设计一个交通灯控制系统，具体要求如下： 在两个相邻十字路口处各有四处交通灯，标为A和B，每一处的要求如下：每一处都有3个灯指示左转，直行和右转车辆，并且灯也分红色和黄色绿色，并配有时间显示，调研实际的运行情况并设计出对应的电路。并且要完成以下附加功能：第一，可以将系统根据时间来调整，在白天某一路段比较繁忙对应的通行时间较长，晚上因为另一路段繁忙则做适当的调整；第二，如系统出现故障不能正常显示，则黄灯全部闪烁以提醒车辆注意。要求系统有一个系统时钟

FPGA课程设计中的常用设计考题，电梯控制器、出租车计费系统、交通信号灯、分频器等设计，包含完整的verilog代码，是初学FPGA的好资料

将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。

数字系统

数字系统课程设计： 由一条主干道和一条支干道的汇合点形成十字交叉路口，为确保车辆安全、迅速地通行，在交叉道口的每个入口处设置了红、绿、黄三色信号灯，而且在信号灯显示期间会有倒数计时显示提示信号灯的显示时间。 分为Multisim 2001、Multisim 10两个版本 包含电路测试端和元件清单 （可演示） 如需实验报告详细资料请联系我

包含数字系统课程设计的工程文件和设计报告，包含设计FPGA 模块模拟自动售货机的工作过程

数字逻辑与数字系统课程设计的数字时钟,可以显示年月日,可以调时

使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartus ii 9.0，硬件平台为Cyclone EP1C6Q240C8. 实现主要功能如下： -输入时钟为系统晶振50Mhz. -两个开关分别控制：开始/停止计费，出租车行进中/停止等待 -一个开关控制所有数据的复位 -两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则） -计费规则：起步价9元/3千米，超出起步价部分2.4元/千米，停车等待时间内1元/10分钟（不足10分钟不计费）。 注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。（eg. 行进2千米，等待10分钟，总价为9元而非10元） 作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。