数字时钟_VHDL程序 数字时钟_VHDL程序 数字时钟_VHDL程序
2022-11-23 18:44:05 670KB 数字时钟_VHDL程序
1
用FPGA设计一电子时钟,时间有时、分、秒,并分别用七段数码管显示出来。要求:时间增减可调,数码管动态显示。
2022-03-24 11:21:18 580KB 数字时钟 VHDL 可调时钟
1