基于FPGA的高阶数字抽取FIR的结构仿真与设计，龚树超，赵振纲，数字滤波是语音处理，信号检测等实际工程中的一种数字信号处理的基本功能单元。本文结合Matlab仿真工具和Altera公司的Cyclone系列的FPGA�

设计1个应用于高精度sigma-delta模数转换器(∑-AADC)的数字抽取滤波器。数字抽取滤波器采用0.35 μm工艺实现，工作电压为5 V。该滤波器采用多级结构，由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计，有效地缩小了电路面积，降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77 kHz，通带波纹系数为±0.01 dB，阻带增益衰减120 dB。研究结果表明：该滤波器对128倍过采样、二阶∑-△调制器的输出码流进行处理，得

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号 被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤 波器的设计,适用于一阶到七阶的ΔΣ调制器,输入字长从1bit 到32bit 。

ADC数字抽取滤波模块的设计研究