赛灵思公司(Xilinx, Inc. )日前宣布推出优化的完整数字前端(DFE)设计,帮助设计人员实现更快速、低成本3GPP LTE无线通信系统的开发。这是专门针对高性能3GPP LTE射频应用的业界款DFE设计。该设计不仅能够降低总功耗,同时其高可扩展能力还能够支持从大型多扇区宏单元(multi-sector macrocell)基站到超微型基站的多种应用。   赛灵思3GPP LTE设计支持基于业界应用广泛的高性能FPGA系列—Virtex-5 FPGA的全功能可编程开发平台。该LTE DFE平台包括:高度优化的数字上变频(DUC)、数字下变频(DDC)以及削峰(CFR)模块,从而共同构
1
入门级别的RTL编程书籍,电子科大教材,适合入门小白进行初级的电路设计学习。
2021-09-06 03:52:24 4.62MB 数字前端设计 RTl Verilog
1
其中包括: FPGA&ASIC笔面试题船新版本 IC厂面试经验(面试经验都在这个pdf里) 2018汇顶笔试 2019大疆笔试 AMBA-AXI3-v1.0协议中文完整翻译 ASIC前后端设计经典的细节讲解 FIFO Simulation and Synthesis Techniques for AsynchronousFIFO Design 复旦微2017年校招笔试题 跨时钟域设计 2020年乐鑫提前批数字IC设计岗 2020年联发科笔试 路科笔试真题完整版1.5.1 你要的FPGA&数字前端笔面试题都在这儿.pdf 综合与Design Compiler(很好)
2021-06-18 19:17:13 45.16MB 数字IC前端 IC设计 芯片设计 笔试面试题
1