写了简单的DDR3的MIG接口仲裁仿真工程,供初学者学习使用
2022-01-11 15:45:21 35.2MB DDR3 仿真
1
FPGA器件的开发平台与MATLAB接口仿真设计.doc
2021-09-19 09:04:10 89KB 文档
写了简单的DDR3的MIG接口仲裁仿真工程,供初学者学习使用
2021-09-09 13:08:43 35.2MB Xilinx DDR3 MIG 仲裁仿真
个人开发项目中使用到的spi接口模块设计,包含源代码及仿真工程,共享出来供大家交流学习。接口相对比较简答,采用四线制,主要涉及到数据接收发送过程中状态机控制转换及数据移位操作;模块仿真工具基于modelsim,使用到的ram ip通过quartus生成,运行仿真工程前需按照tb.do设置好quartus lib的路径后,windows下直接双击 do_tb.bat即可运行模块仿真
2021-04-23 11:35:49 69KB spi verilog 接口仿真
1