"EDA设计实验报告" 本实验报告涵盖了数字逻辑基础设计仿真及验证的基本概念和方法。实验旨在让学生了解基于 Verilog 的基本门电路的设计及其验证，熟悉利用 EDA 工具进行设计及仿真的流程，并学习针对实际门电路芯片 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 进行 VerilogHDL 设计的方法。 一、实验目的 * 了解基于 Verilog 的基本门电路的设计及其验证 * 熟悉利用 EDA 工具进行设计及仿真的流程 * 学习针对实际门电路芯片 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 进行 VerilogHDL 设计的方法 * 熟悉实验箱的使用和程序下载（烧录）及测试的方法 二、实验环境及仪器 * Libero 仿真软件 * 数字逻辑与系统设计实验箱及烧录器 三、实验内容 * 掌握 Libero 软件的使用方法 * 进行针对 74 系列基本门电路的设计，并完成相应的仿真实验 * 参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 相应的设计、综合及仿真 * 提交针对 74HC00、74HC02、74HC04、74HC08、74HC32、74HC86 的综合结果，以及相应的仿真结果 四、实验结果和数据处理 * 74HC00 表 1：输入输出状态、逻辑状态 * Verilog 代码：module HC00(A,B,Y); input [4:1]A,B; output [4:1]Y; assign Y=~(A&B); endmodule * 测试平台代码：`timescale 1ns/100ps module testbench; reg[3:0]a,b; wire [3:0]y; HC00 u1(a,b,y); initial begin ... end endmodule * RTL view：technology view：综合前仿真：综合后仿真：布局布线后仿真： * 74HC02 表 2：输入输出状态、逻辑状态 * Verilog 代码：module HC02( A,B,Y ); input A,B; output Y; assign Y=~(A|B); endmodule * 测试平台代码：`timescale 1ns/100ps module testbench; reg a,b; wire y; HC02 u1(a,b,y); initial begin ... end endmodule * RTL view：technology view：综合前仿真：综合后仿真：布局布线后仿真： * 74HC04 表 3：输入输出状态、逻辑状态 * Verilog 代码：module HC04( A,Y ); input A; output Y ; assign Y=~A; endmodule * 测试平台代码：`timescale 1ns/100ps module testbench; reg A; wire Y; HC04 u1(A,Y); initial begin ... end endmodule * RTL view：technology view：综合前仿真：综合后仿真：布局布线后仿真： * 74HC08 表 4：输入输出状态、逻辑状态 * Verilog 代码：module HC08(A,B,Y); input A,B; output Y; assign Y=A&B; endmodule * 测试平台代码：`timescale 1ns/100ps module testbench; reg A,B; wire Y; HC08 u1(A,B,Y); initial begin ... end endmodule * RTL view：technology view：综合前仿真：综合后仿真：布局布线后仿真： * 74HC32 表 5：输入输出状态、逻辑状态 * Verilog 代码：module HC32( A,B,Y ); input A,B; output Y; assign Y=A&B; endmodule * 测试平台代码：`timescale 1ns/100ps module testbench; reg A,B; wire Y; HC32 u1(A,B,Y); initial begin ... end endmodule * RTL view：technology view：综合前仿真：综合后仿真：布局布线后仿真： 本实验报告对数字逻辑基础设计仿真及验证的基本概念和方法进行了详细的介绍和实践，旨在增强学生对EDA设计的理解和掌握能力。

广工数字逻辑与EDA设计组合逻辑电路实验报告

广工数字逻辑试卷与习题广工数字逻辑试卷与习题,必考资料,参考参考

• 分数比例：教材第1～3章、后续章节各约占50%。 • 题型包括： • 填空题（1’×6+7×2’=20’） • 单选题（1’×20=20’） • 分析题（1-4题每题5分，第五题10分，共30分）  卡诺图化简，组合电路、时序电路分析  Verilog HDL编程：组合电路、时序电路 综合设计：Verilog HDL编程题（第1题10分，第2题20分，共30分） 组合电路模块、测试平台综合设计 FSM设计与实现

一、课程设计的内容 设计一个五路呼叫器。 二、课程设计的要求与数据 设计要求包括： 1. 五个按键模拟五个呼叫源，每个呼叫源对应设置一个指示灯； 2. 当有一个按键按下时，由数码管显示呼叫源号码，同时对应指示灯闪烁； 3. 当有多个呼叫同时发生时，除了对应指示灯闪烁外，按优先级顺序由数码管显示多 个呼叫源号码。5号呼叫源优先级最高，按顺序1号呼叫源优先级最低。 三、课程设计应完成的工作 1、解读五路呼叫器所需实现的功能，制定功能框图； 2、查找合适的芯片； 3、根据题目要求设计电路； 4、使用Multisim软件进行画图、模拟仿真运行。 5、完成实验要求，向任课老师答辩； 6、按要求撰写课程设计报告，包含必要的文件和文档。

这个是数字逻辑/电子技术综合设计与实践的课设，压缩包里面包括了每个小部分的功能和总体的功能。 篮球比赛计分器,主要由四个部分构成 (1)篮球比赛计分器 (2)12分钟倒计时+指示灯灯亮 (3)24秒倒计时+指示灯灯亮 (4)比赛节数指示器 设计要求包括： 1. 按照篮球比赛规则，需要两个计分器实现双方比分的显示及比赛时间的倒计时显示，时间精确到秒，设每节比赛的时间为12分00秒，双方初始比分为00； 2. 双方分别用2个按键表示加分操作，按一次按键加1分； 3. 计分器应有启动、教练暂停、犯规罚分和复位开关。复位开关有效时，双方比分自动清零显示数字“00”，不允许计分；启动开关有效时，比赛开始计时，允许记分。教练暂停按钮有效时，停止计时，不允许双方改变比分，释放暂停开关后，继续比赛计时。犯规罚分开关有效时，停止计时，允许双方改变比分，释放该开关后，继续比赛计时。 4. 设计一个24秒违例定时器，当24秒到进攻一方仍旧没有投球时，用一个红色指示灯亮表示时间到，指示灯持续点亮5秒； 5. 设置两个指示灯表示比赛的节次。启动开关有效时，表示每节比赛开始，要求显示该节比赛的节次（用001，010、011、100分别表示第1、2、3、4节）。每节比赛结束后，需要等重新按下启动按钮后，方才进行下一节比赛并显示该节比赛的节次； 6. 每节比赛时间到时，用一个绿色指示灯亮表示，指示灯持续点亮5秒，此时不允许进行计分操作。

广工eda实验报告，包含源码、完整实验报告