八位巴克码（01110010）发生器 具有序列发生 和 序列显示 功能

其中是巴克码仿真程序，注释详细，含有未调制波形、巴克码、调制波形以及对应周期内的信号波形等，内容很详细，是学习的好资料。

巴克码（相位编码脉冲信号）序列的波形、频谱以及模糊函数的计算

通信原理课程设计时，用C++编写的关于求巴克码的过程！

产生7位巴克码和线性调频的混合调制信号，码元宽度为10微秒； 线性调频的起始频率为500kHz，调频带宽为1MHz

最常用的雷达信号，内容包括理论基础和代码，对于雷达信号分析的学习非常有用，可用于完成大作业及相关信号的学习。

实验一 7段数码显示译码器设计………………………………P3 实验二 8位硬件加法器设计……………………………………P7 实验三 7人投票表决器Verilog HDL设计……………………P11 实验四 巴克码信号发生器……………………………………P16 实验五 多功能数字钟设计……………………………………P22 实验六 状态机实现的ADC0809采样控制电路………………P29 实验总结与感悟 …………………………………………………P36 实验一 7段数码显示译码器设计 一、实验目的 （1）学习使用Verilog HDL语言设计简单组合逻辑电路。 （2）学习使用case语句来描述真值表。 二、实验设备与器材 GW-PK2 EDA实验箱一台。 三、实验内容及实验步骤 1.实验原理及内容 7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示，最方便的方法就是利用译码程序在 FPGA/CPLD中来实现。 2.实验步骤 （1）用Verilog HDL设计一个共阴数码管的译码电路，用case语句描述7段译码器的真值表。 （2）编译、综合、适配、下载，验证结果。 （3）进行功能仿真。 （4）设计提示：建议选实验电路模式6，用数码8显示译码输出（PIO46～PIO40），键8、键7、键6、键5四位控制输入，硬件验证译码器的工作性能。注意，在仿真中，4位输入都必须用总线方式给数据。 ………………………………………………………………………………………… 好用不贵，祝您用餐愉快~

画出13位巴克码的时域波形及其自相关函数

巴克码识别器 用7级移位寄存器、相加器、判决器就可以组成一个 巴克码识别器。

首先是用stream.vhd产生数据流，然后用parser并串转换，接下来判决。div用于解决stream与parser工作速率不匹配的问题。顶层设计文件是barcker。tb是测试向量testbench。所用软件为quartus，modelsim用于仿真。