运用fpga自带的单口ram ip核，并写了一个读使能、地址、数据的产生控制模块，并简单的编写testbench来用modelsim仿真，方便大家理解ram 核的使用。
2022-04-04 20:32:10
2.73MB
1
FPGA出租车收费系统+Vivado工程+Verilog代码，基于Xilinx FPGA
2021-12-20 17:03:53
50.52MB
FPGA交通灯定时系统 Vivado工程 Verilog代码 基于Xilinx FPGA
2021-12-20 17:03:52
2.56MB
FPGA篮球比赛定时系统 Vivado工程 Verilog代码 基于Xilinx FPGA
2021-12-13 14:02:23
1.48MB